cadence SPB17.4 - allegro DRC - Physical - Maximum Neck Length
cadence SPB17.4 - allegro DRC - Physical - Maximum Neck Length
前言
在allegro DRC时, 出现了 Maximum Neck Length 报错。
Neck的意思时缩进，是指一个网络通常是宽度A，但是允许缩小宽度连接到管脚上。
这种场景用于GND, VCC等，要求宽度普遍大的网络连接到管脚的情况。
一个芯片的管脚引脚宽度只有10 ~ 15mil, 如果这个网络是GND, VCC, 一个芯片通常会有多个引脚是GND, VCC, 用来保证有足够的电流供应。
DRC检查时，会检查缩进的宽度和长度。新建的工程，这个规则是没有设置的。
DRC错误的样例如下：
设置了Maximum Neck Length规则后，说明从引脚出来后，经过Maximum Neck Length长度，就必须恢复到原定的网络宽度。e.g. 从芯片管脚上接出的GND，可以是宽10mil, 长100mil, 然后必须回到GND的主干网络宽度(宽度必须为原定的GND网络宽度, e.g. 40mil)
规则设置的地方如下：
设置完规则后，更新DRC
再去查看DRC浏览器，发现 Maximum Neck Length 的DRC报错已经没有了。
END
cadence SPB17.4 - allegro DRC - Physical - Maximum Neck Length相关推荐
- cadence SPB17.4 - allegro - Artwork will be rounded down
cadence SPB17.4 - allegro - Artwork will be rounded down 前言 出装配图时,弹出如下警告对话框 具体提示信息如下: -------------- ...
- cadence SPB17.4 - allegro 元件一次性旋转任意角度
cadence SPB17.4 - allegro 元件一次性旋转任意角度 前言 初步连通电气连线后,进行DRC. 发现有些报错是因为元件角度不是90度的. e.g. 89.223这样的角度. 导致9 ...
- cadence SPB17.4 - allegro - 将板子的外形和接口作为一个整体做成封装
cadence SPB17.4 - allegro - 将板子的外形和接口作为一个整体做成封装 前言 准备将现存的MCU板子作一个PCB封装, 给底板当元件封装用. 将要操作的板子.brd拷贝为一个副 ...
- cadence SPB17.4 - allegro - 区域规则设置 - 以smd_pin_to_smd_pin为例
cadence SPB17.4 - allegro - 区域规则设置 - 以smd_pin_to_smd_pin为例 概述 将板子的网络初步连通, 进行DRC, 出现报错, 说smd pin to s ...
- cadence SPB17.4 - allegro - 出Gerber文件
cadence SPB17.4 - allegro - 出Gerber文件 文章目录 cadence SPB17.4 - allegro - 出Gerber文件 前置操作 前言 gerber文件 - ...
- cadence SPB17.4 - allegro - allegro_free_viewer
cadence SPB17.4 - allegro - allegro_free_viewer 前言 想看下板子连通后, 每条网络走线是否合理. 当然可以在cadenceSPB17.4_PCB Edi ...
- cadence SPB17.4 - allegro - 尺寸标注
cadence SPB17.4 - allegro - 尺寸标注 前言 自己手欠,动了参数,导致标注时,效果看着和默认的不同. 看着好难受, 研究一下. 官方本地文档位置 D:/cadence/spb ...
- cadence SPB17.4 - allegro - 手工放置过孔
cadence SPB17.4 - allegro - 手工放置过孔 文章目录 cadence SPB17.4 - allegro - 手工放置过孔 概述 实验 手工放置一个过孔 给过孔分配网络 拷贝 ...
- cadence SPB17.4 - allegro - 手工放置原理图没有的封装
cadence SPB17.4 - allegro - 手工放置原理图没有的封装 前言 假设要在拼版中,放置mark点.那原理图中不可能有的. 或者就是要在成品PCB上,单独放一个新的PCB元件封装. ...
- cadence SPB17.4 - allegro - 做logo封装
cadence SPB17.4 - allegro - 做logo封装 前言 板子铺好地铜了, 准备在顶层丝印层放个logo. 因为allegro是不支持中文的, 查资料, 都是导入dxf或者plt文 ...
最新文章
- oracle遍历表做查询,oracle 语句之对数据库的表名就行模糊查询，对查询结果进行遍历，依次获取每个表名结果中的每个字段(存储过程)...
- oracle data guard闪回,官方文档上的这段关于 DATAGUARD 闪回的解释，如何理解？
- 经典MapReduce作业和Yarn上MapReduce作业运行机制
- LeetCode 447. 回旋镖的数量（哈希map+组合数）
- ubuntu 18.04下 配置qt opencv的坑
- python_Pandas机器学习数据预处理
- Ubuntu安装UFW防火墙
- [转] Java/JSP中使用JDBC连接SQL Server 2005
- MasterPage嵌套及MasterPage中的控件和变量的访问
- 【状压dp】【POJ2288】Islands and Bridges【Hamilton路】
- 战斗部毁伤效能评估软件系统
- 湖南中斯：使用SpreadJS 构建云表单
- 计算机毕设（附源码）JAVA-SSM久宠宠物店管理系统
- linux系统服务器如何登陆,linux系统如何登录到远程linux服务器
- 一文带你看懂TCP/IP协议 （更新中 现更新至网络层部分）
- (FAQ)现购的采购发票保存时提示：超过最大可钩稽数值[金蝶K/3]
- 线性代数笔记3 - 向量组的线性相关性
- 停车系统源码-基于springboot+uniapp前后端完全开源的多终端智慧停车场系统源码
- Lingoes（灵格斯）词典使用
- Android GPS定位详解