cadence SPB17.4 - allegro - 做logo封装

前言

板子铺好地铜了, 准备在顶层丝印层放个logo.

因为allegro是不支持中文的, 查资料, 都是导入dxf或者plt文件来折中的.

手头没装PS, 开始倒腾半天, 来做一个黑白的bmp文件给做plt的软件用.

后来发现, SPB17.4居然有导入logo文件(BMP格式)的功能, NB.

笔记

准备一个BMP图片

也不准备啥黑白格式图片了, 就一个普通正常的BMP

打开画图板, 在左上角写上中文信息. 将图片右边界,下边界往左上拖动,拖动到正好能容纳下文字的程度.

另存BMP.

就存一个最高位色的BMP, 不用整黑白的BMP.

补充 - 2022_0905_1401

用PS2022保存成BMP时, 颜色位数太高了, 导入allegro时, 有以下报错.

Cannot import logo because the file format is not supported. Open the logo file in MS Paint, save as 16 Color Bitmap file (.bmp), and then import the logo again.

用画图板打开后, 保存成16位色, 再导入就可以了.

用allegro开一个机械元件的封装工程

具体做封装的实验已经做过 cadence SPB17.4 - allegro - 元件封装应该有的基本层 & 封装搭建基本步骤

这里重点做直接导入logo(.BMP)的实验, 以及和上面这个基本实验不同的地方.

打开 cadenceSPB17.4_PCB Editor 17.4

放置refDes

机械元件好像不能放refDes, 菜单是灰的. 不放refDes也能正常保存.

导入logo

导入之后, 显示成功了. 但是背景是黑的, 看不出来啥.

将背景改为灰白色, 看到导入的中文图片了, NB.

cadence官方做的这个改进NB, 不用按照以前老资料, 还要导入dxf或者plt文件.

只要是正常的24位色的图片就行.

补充 - 2022_0905_1403

当导入BMP时, 有可能位置不合适. 以前都是再次导入BMP, 很麻烦, 今天发现导入对话框有调整位置的按钮.

可以先在板子或封装工程上画一个参考框, 按照实际的画. e.g. 用PS画logo时, 实际尺寸是68x9mm, 那就在allegro中, 选一个无关层, 画一个68x9mm的参考放置框, 供导入BMP图片时, 调整位置用.

然后调整比例, 位置, 角度, 然后点击modify. 如此反复, 直到导入的图片落到参考对话框内.

剩下的就是做封装, 放上最小元素就行, 和本实验没大关系了.

修改原点到中文字体的左下角

引入图片时, 原点设置的是(0,0), 由于做的图片的缘故, 现在图片在原点的右上角有点多.

将原点设置到中文字体的左下角.

背景是黑色看不清中文字体, 背景是灰白看不清白色的格点.

将背景改为蓝色, 设置完原点, 再改为灰白色.

画占地面积

画占地面积时, 从左下角原点开始, 往右上拖动, 将中文字体框上就好.

右击完成

占地面积是填充的.

保存工程

对于这个机械元件, 导入logo图片, 放占地面积, 就不用做其他事情了.

保存工程.

'test_logo_fp.dra' saved to disk.
Symbol 'test_logo_fp.bsm' created.

可以看到.dra已经保存, .bsm已经生成.

将.dra和.bsm放到库目录

打开板子工程, 放置这个logo封装看看效果

现在鼠标上就挂了一个logo, 但是不知道哪里有问题, 这个logo怎么这么大?

估计是我做图时, 随便画的, 整的太大了:) 如果是专业美工弄的, 应该没问题.

还有一个可能, 是导入logo时, 单位选错了. 一会再验证. 这个可能性大一些

验证导入的logo图片怎么那么大

板子120mm x 160mm, 就算我图片字是随便做的, 也不可能整那么大.

我在画图板中, 选的字体是微软雅黑12号字体.

看了一下生成的logo图片是92x36像素

看来是导入logo时的设置不对, 再导入一次试试. 看哪里要设置.

除了比例, 没看出要怎么设置. 尝试将比例改为0.1, 缩小10倍试试.

这回导入之后中文字体小多了.

量以下具体的长宽值.

长度居然20mm.

尝试将比例搞大点试试.

试了, 如果是10倍比例, 封装都放不下了.

看来还是应该再缩小比例.

尝试将比例设置为0.05, 看到有效果了, 现在比比例为1时, 已经缩小了1倍.

那现在就知道了, 一直调试比例, 直到放在合适大小的面积上就OK了.

继续实验.

设置比例为0.02时, 好像差不多了.

补充 - 2022_0905_1411

导入时图片太大的原因, 是原图没有设置好尺寸, 随便画的, 引起的.
画图时, 用PS画, 设置实际的画布尺寸和量出来放logo的位置相同, e.g. 68x9mm.
然后在PS中, 在画布内(68x9mm)画logo.
等allegro导入图片时, 就差一点(比实际画出的参考防止框稍微大点), 调整一下比例(从1调整为0.8左右), 然后调整xy位置, 就可以将logo落到预估的方框位置.

但是看到中文字体中间有3个英文字符090, 一会试试能不能删掉.

点击确定后, 退出导入logo的对话框.

看到中文字体中间的090没了. 那说明只是临时字符.

那现在看看导入的logo的实际尺寸.

封装工程的单位是mm, 将格点改为0.2mm.格点开.

放上长宽方向的尺寸看看.

可以看到, 只是作为一个中文文字logo的话, 尺寸为5mm x 2.5mm 还是可以的.

如果是图形logo, 只能自己去调整导入的比例了, 整合适了就行, 需要些时间去实验导入比例.

现在去掉尺寸标准, 重新编译, 替换到封装库中. 在工程中放一个测试logo看看效果.

可以看出, 导入logo比例改变后, 就能调整到合适的中文字体占位体积.

基本可以, 现在logo字体和一个芯片内大小相当, 剩下就是调整中文字体大小了. 再整大一点好些.

看看3D预览效果

并没有看到效果. 可能是导入的文字图形不在合适的层上.

不过没关系, 等出gerber文件时, 看看顶层丝印层有没有就行了.

如果没有, 重新调整这个机械封装, 或者做个符号也行. 能在顶层丝印上, 将logo的汉字图形显示出来就好.

补充 - 2022_0905_1830

知道为啥3D预览看不到logo了, 因为刚引入的logo是没有宽度的线.
需要将线合并为形状
如果logo内容不是实心的, 还需要合并图形时, 在需要挖空的形状外边点一下, 最终的效果是外圈和里圈中间有填充, 这样就可以看到3D预览了.

现在板子还没打样, 等回来看看效果, 估计是可以的.

封装工程中, 导入logo后的形状合并处理


首先填充外圈, 点击处靠近外圈的内部, 点击后, 就选中并填充了外圈向内的所有面积.

然后使内圈不填充

当外圈内部全部填充时, 在内圈不需要填充的图型外侧, 点击一下, 内圈就不填充了.
如果有多个内圈, 依次在内圈外侧点击, e.g. 8 这个图形, 有上下2个内圈.
建议填充1,2个字符或图形, 就保存一下, 如果点击后, 不是想要的填充效果, 及时撤销或重新打开工程重新来.

填充完的logo内容, 是填充的效果才对, 如下:
合并完图形后, 结束合并图形操作, 将鼠标移动到logo内容边缘, 合并的图形高亮后, 如果有内圈, e.g. 4这个字符, 内圈是空的才行.

合并logo内容图形后, 就能在3D预览中看到效果.
我将导入的logo内容, 放到了元件类的顶层丝印上.

总结

cadence SPB17.4 allegro 出的这个引入logo (BMP)文件的功能好用, 再也不用使用第三方工具来转文件格式了.

但是导入logo的比例合不合适, 需要自己不断调整(上面做了补充, 导入时, 有modify按钮, 可以就地调整, 直到调整合适).

END

cadence SPB17.4 - allegro - 做logo封装相关推荐

  1. cadence SPB17.4 - allegro - 手工放置原理图没有的封装

    cadence SPB17.4 - allegro - 手工放置原理图没有的封装 前言 假设要在拼版中,放置mark点.那原理图中不可能有的. 或者就是要在成品PCB上,单独放一个新的PCB元件封装. ...

  2. cadence SPB17.4 - allegro - 将板子的外形和接口作为一个整体做成封装

    cadence SPB17.4 - allegro - 将板子的外形和接口作为一个整体做成封装 前言 准备将现存的MCU板子作一个PCB封装, 给底板当元件封装用. 将要操作的板子.brd拷贝为一个副 ...

  3. cadence SPB17.4 - allegro - WARNING: Unsupported curve-fit, spline, or 3D POLYLINE

    cadence SPB17.4 - allegro - WARNING: Unsupported curve-fit, spline, or 3D POLYLINE 概述 在做logo的封装. 本来想 ...

  4. cadence SPB17.4 - allegro - modify shape

    cadence SPB17.4 - allegro - modify shape 概述 在做一个logo封装, 首先要确定logo在板子上的实际物理尺寸. 这时, 需要画一个shape, 然后上下左右 ...

  5. cadence SPB17.4 - allegro - allegro_free_viewer

    cadence SPB17.4 - allegro - allegro_free_viewer 前言 想看下板子连通后, 每条网络走线是否合理. 当然可以在cadenceSPB17.4_PCB Edi ...

  6. cadence SPB17.4 - allegro - Allegro2Altium.bat 初探

    文章目录 cadence SPB17.4 - allegro - Allegro2Altium.bat 初探 概述 笔记 查找Allegro2Altium.bat的位置 查找命令文件 AllegroE ...

  7. cadence SPB17.4 - allegro 元件一次性旋转任意角度

    cadence SPB17.4 - allegro 元件一次性旋转任意角度 前言 初步连通电气连线后,进行DRC. 发现有些报错是因为元件角度不是90度的. e.g. 89.223这样的角度. 导致9 ...

  8. cadence SPB17.4 - allegro - 制作/摆放拼板的定位孔(Mark点)

    文章目录 cadence SPB17.4 - allegro - 制作/摆放拼板的定位孔(Mark点) 前言 笔记 制作定位孔焊盘 Start页设置 Drill设置页 Secondary Drill ...

  9. cadence SPB17.4 - allegro - 尺寸标注

    cadence SPB17.4 - allegro - 尺寸标注 前言 自己手欠,动了参数,导致标注时,效果看着和默认的不同. 看着好难受, 研究一下. 官方本地文档位置 D:/cadence/spb ...

最新文章

  1. webview加载本地资源的各种尝试
  2. node.js 微信小程序 部署服务器_微信小程序云开发环境部署,及添加数据
  3. 2010年5月八达岭野生公园 51CTO老虎围观团强力插入
  4. 江苏小高考计算机知识点,江苏小高考知识点
  5. 【Python】简单而不简约:一份Python小抄奉上
  6. [IDEA中SSM整合,前端页面jsp] tomcat一开始访问jsp页面就报404错误
  7. Idea和redis的坑
  8. 4米乘以12米CAD图_CAD做钣金件展开的原理你知道吗?
  9. 95-241-100-源码-Flink语义-Flink的exectly-once系列之两阶段提交概述
  10. vs2010 c# 配置项问题
  11. oracle u4e00 u9fa5,Oracle 判断汉字 [\u4e00-\u9fa5]
  12. 数据分析中数据概览神器pandas_profiling介绍
  13. php之mysql(数据库的连接)出错问题及解决,cmd操作数据库失败
  14. 【Android笔记】Android引用第三方依赖包library报错解决方法
  15. Windows下 Nginx创建文件服务器
  16. 简单的Latex模板
  17. python对excel筛选提取文本中数字_Python,从Excel列中提取数字并作为outpu写入
  18. 水处理过滤器:多介质过滤器结构组成及技术参数
  19. 28岁程序员:我要转行能行么?网友:除了写代码你还能干啥?
  20. 图像处理---HSV变换

热门文章

  1. 从记忆星期浅谈日语学习感想
  2. 使用免费的CDN平台jsDelivr搭建个人cdn资源网盘
  3. 线性代数基础2--齐次线性方程组的解及方程组解的总结
  4. 陈菜根谈“为什么子弹短信会火?”
  5. webpack概念以及配置文件详解
  6. Android基于XMPP Smack openfire 开发的聊天室
  7. 【实践】python 机器码 实现一机一码
  8. 反射 Reflect Class 基础 API MD
  9. zabbix4.0安装部署
  10. 不知道为什么额头上老是长痘痘?