占空比可调的分频电路实现

在时序逻辑电路中，除了实现时钟的奇偶分频，还会涉及到时钟的占空比问题，现就该问题进行如下分析。

实现占空比为50%的分频电路很简单，对于偶分频电路只需将cnt计数到一半时进行输出q的翻转即可。比如8分频的输出q，只需在cnt == 3（8÷2 - 1）的时候进行翻转，因为cnt计数是从0计数到7，即0,1,2,3,4,5,6,7，其中3正好是中间点。
若要实现占空比可调，q1和q2要根据不同的cnt值进行翻转。比如8分频电路，q1在cnt==0翻转（此输出相当于16分频），q2在cnt==6的时候进行翻转（此输出也相当于16分频），只不过q2相对于q1往后延迟了6个cycle，令q=q1 ^ q2（异或），最终可得到占空比为6/8=75%
代码及波形如下：

若要实现奇分频电路的占空比可调，稍微修改一下上述电路即可。

将第20行的判断条件cnt == 3'b111改为cnt == 3'b110（变成了7分频）；
将第二个cnt的计数改成下降沿有效（第33行），即always @ （negedge clk or negedge rstn）

占空比可调的分频电路实现相关推荐

【Verilog HDL 训练】第 11 天（分频电路）
设计一个占空比50%的三分频电路. 针对这个分频器,博文的末尾会给出一个反面教材,这是我上次写的一个分频器,看起来很好,其实是不能综合的.针对其中的错误,我令立博文记录之:[ Verilog ]alw ...
设计占空比为50%的三分频电路
设计占空比为50%的三分频电路时序图工具 {signal: [ {name: 'clk', wave: 'P-P-'}, {name: 'clk1', wave: 'H.LH.LH.L'}, {na ...
题目：用Verilog实现三分频电路，要求输出50%占空比。
题目:用Verilog实现三分频电路,要求输出50%占空比. module Div_three(input clk,input rst_n,output div_three ); reg [1:0] ...
五分频电路（50%占空比）
五分频电路(50%占空比) 设计代码 `timescale 1ns / 1ps // // Company: // Engineer: // // Create Date: 20:28:43 05/1 ...
奇数偶数分频电路（占空比50%）
数字电路中经常会遇到需要将时钟信号进行分频,一般分为奇数分频和偶数分频,同时对占空比的要求也不一样,常见的是需要保持占空比仍为50%.本文通过Verilog代码实现简单的分频电路.文末附上所有代码和仿 ...
proteus 555定时器占空比可调的多谐振荡电路
话不多说,上图,这个是多少赫兹的看了下面计算过程自己算一下吧. 计算过程如下,是从我以前作业上截图截的, 占空比可调: 误差肯定会有,微调一下电阻值就行,,,
IC/FPGA校招笔试题分析（二）任意切换的时钟分频电路
今天的笔试题是某芸科技的现场笔试题,数字前端的笔试题,要求很简单,就是现场写出代码实现: 任意切换1-8分频,且无论奇分频还是偶分频,占空比均为50%,我至今仍然认为,在那种紧张且时间有限的情况下(本 ...
FPGA笔试题解析（五）：串并转换与奇分频电路
题目:使用状态机实现序列检测器? 序列检测器的状态机实现,以前的博文写的很多,这里贴出两个简单易懂的,看需要的部分即可: 序列检测器的Moore状态机实现序列检测器的Mealy状态机实现题目:用V ...
如何使用定时器产生两路频率可调、占空比可调的PWM波
接上次的博客,上一篇博客介绍的是产生两路频率可调.占空比固定为50%的方波,但是更多情况下也需要调节占空比,这篇博客简单介绍下.其实和频率可调的输出基本上是一样的,只需要再加上一个Duty来控制CCR ...

占空比可调的分频电路实现

占空比可调的分频电路实现相关推荐

最新文章

热门文章