Intel处理器电源管理技术(2) - 概述 - EIST P-State Turbo Boost HWP

Enhanced Intel SpeedStep Technology (EIST)

Pentium M处理器引入了Enhanced Intel SpeedStep® Technology（缩写为EIST）。这项技术通过处理器的性能状态迁移（performance state transition）来进行处理器功耗管理。这些性能状态被定义为处理器的独立的操作点（operating points），各自对应不同的电压与频率。与前代Intel SpeedStep®技术相比，Enhanced Intel SpeedStep技术在如下两个方面有所不同：

通过MSR寄存器实现了处理器的软件接口与控制机制集中化
硬件上更低的迁移成本，可以进行更加频繁的性能状态切换

前代Intel SpeedStep技术要求处理器必须进入深度睡眠状态，这样在性能状态迁移的过程中，无法进行总线主控转移。在Enhanced Intel SpeedStep技术实现中，性能状态迁移是独立的到新目标频率的切换。通过设置IA32_MISC_ENABLE MSR的比特位16可以开启EIST；清除这个比特位，关闭EIST。（参看下图）

P-State & EIST

ACPI规范定义了若干个性能状态（P-State），用来辅助系统软件管理处理器的功耗。不同的P-State对应处理器执行指令时的不同性能级别。ESIT支持P-State，提供了软件接口，用于控制处理器的频率和电压。

由于多个处理器核位于同一个物理处理器封装中，系统中可能会出现对某些逻辑处理器（即处理器核的子集）的硬件依赖。这些依赖可能会影响P-State迁移的协调过程。于是，多核处理器可能要求操作系统提供额外的软件支持，用于协调多个逻辑处理器组的P-State迁移。

ACPI固件可以选择将P-State暴露给操作系统的电源管理机制策略（OSPM Policy）时，告知P-State是有依赖的和需要硬件协调的。要支持OSPM，多核处理器必须有内置的P-State硬件协调与反馈支持。

当多核的Intel 64和IA-32处理器在多组逻辑处理器之间有依赖的P-State时，允许P-State之间的硬件协调，同时使用IA32_MPERF和IA32_APERF MSR来实现硬件协调的反馈机制。

Intel Turbo Boost Technology

Intel Turbo Boost技术由基于Intel Nehalem微架构的Intel Core i7处理器和Intel Xeon处理器引入。这项技术通过利用处理器的温度余量（即尚未达到处理器的最大工作温度）来动态的增加处理器的运行频率，从而进一步提升处理器的性能。

Hardware-Controlled Performance States (HWP)

支持硬件控制的性能状态HWP的处理器可以根据操作系统提供了性能指导提示信息，自动地选择合适的性能状态。EIST技术为操作系统提供了一种方法，通过IA23_PERF_CTL和IA32_PERF_STATUS MSR，可以控制并监控各个独立的基于主频的操作点。

作为对比，HWP是ACPI定义的协作式处理器性能控制（ACPI-defined Collaborative Processor Performance Control, CPPC）的一种实现，规定了系统可以枚举一个连续的，抽象的无单位的性能值等级（continuous, abstract unit-less, performance value scale），这个值不与特定的性能状态/频率关联。尽管枚举出来的值基本上与一个整型基准测试性能结果成线性关系，操作系统还是需要为实际的业务程序建立性能值范围以便获取实际可以获得的性能。英文原文如下：

当启用了HWP时，处理器根据实际的业务程序，自动地选择合适的性能状态，同时还会考虑操作系统提供的限制提示。这些操作系统提供的提示信息包括最小/最大性能界限，倾向于能效还是高性能，以及指定相关的业务程序的历史观察时间窗口。操作系统也有方法可以覆盖HWP的自主性能状态选择，可以指定自己期望的性能状态。但是，可以实际获得的有效频率受制于能效与性能优化的结果。