四选一多路选择器MUX41a

四选一多路选择器的代码如下，保存路径不能有中文！！

文件名保存为模块名。

（Cyclone III-----EP3C40Q240C8）

编译无错误后：

File-New-VMF

Edit--Insert--

Node Finder

List，全部移入

Edit-----设置终止时间End Time=10us

定义各信号：a——90ns纳秒，占空比50；b——200ns纳秒，占空比70；

c——400ns纳秒，占空比20；

d——780ns纳秒，占空比85；

Overwrite Clock时钟

s0——4us微秒，占空比50；

b——2us微秒，占空比50；

设置完成后，仿真，保存，编译，得到运行波形。

00——a

10——c

01——b

11——d

后记：Quartus软件要破解好；软件要安装好，不能少了仿真模块。

软件仿真结果：

参考来源：

Quartus II 软件安装与入门教程_哔哩哔哩_bilibili关于QuartusII的软件安装及使用教程。有问题欢迎私信up主，也可以在视频下方留言。https://www.bilibili.com/video/BV1Mb411q7N7?p=9

四选一多路选择器MUX41a相关推荐

Verilog练习笔记（四选一多路选择器）
制作一个四选一的多路选择器,要求输出定义上为线网类型状态转换: d0 11 d1 10 d2 01 d3 00 信号示意图: 波形示意图: 输入描述: 输入信号 d1,d ...
利用Block Design在Vivado实现三位四选一多路选择器
一.要求:利用Block Design设计一个三位 4 选 1 多路选择器电路二.实验原理: 真值表: Block Design原理图三.设计过程 Block Design 将自己编写的与门,非门 ...
FPGA初识：四选一多路选择器实例练习
一.项目创建 1.creat project2.确认项目名和项目位置,"√"确认生成子目录 3.生成RTL项目文件,且"√"不添加特殊源文件 4.根据上面的筛选 ...
VHDL四选一数据选择器和基本触发器的设计
主要内容: 本设计主要是利用超高速硬件描述语言VHDL对四选一数据选择器和基本触发器电路进行编程实现. 四选一数据选择器应该具备的功能:在选择信号的作用下,从输入通道中选择某一个通道的数据作为输出. ...
四选一多路开关电路描述
//四选一多路开关MUX4-1 module MUX4-1 (EN ,IN0 ,IN1 ,IN2 ,IN3 ,SEL ,OUT ); input EN ; //使能端 input [7:0] IN0 ...
跟着小梅哥初学FPGA ，vivdao开发平台，二选一多路选择器。
今天正式开始自己的FPGA自学之路,由于导师项目需要,xilinx ZYNQ 7系列的板子,vivado软件平台进行开发,所以自己也直接学习vivado软件开发的板子,我自己学习所用的开发板是xili ...
FPGA _Verilog HDL_8选一多路选择器设计
一.题目熟悉QuartusII软件,并设计一个8选1多路选择器,并完成其仿真波形图(贴图). 二.源代码 //-------------------------------------------- ...
Verilog数字系统设计——4 选1 多路选择器
Verilog数字系统设计--4 选1 多路选择器题目试分别使用assign.门级原语和always 语句设计4 选1 多路选择器,并写出测试代码进行测试.要求编制测试模块对实现的逻辑功能进行完整 ...
Verilog门级实现二选一多路选择器
使用门级电路实现1位二选一多路选择器. 通过真值表设计电路: 使用Verilog门级实现: module MUX2X1(A0,A1,S,Y);//命名 input A0,A1,S;//输入,全部为1位 ...

四选一多路选择器MUX41a

四选一多路选择器MUX41a相关推荐

最新文章

热门文章