FPGA设计中，跨时钟域问题的处理

今天和大侠简单聊一聊FPGA设计中跨时钟域问题的处理，话不多说，上货。

跨时钟域处理是FPGA设计中经常遇到的问题，而如何处理好跨时钟域间的数据，可以说是每个FPGA初学者的必修课。如果是还在校的本科生，跨时钟域处理也是面试中经常常被问到的一个问题。

本次主要介绍3种跨时钟域处理的方法，这3种方法可以说是FPGA界最常用也最实用的方法，这三种方法包含了单bit和多bit数据的跨时钟域处理，学会这3招之后，对于FPGA相关的跨时钟域数据处理便可以手到擒来。

介绍的3种方法跨时钟域处理方法如下：

1、打两拍；
2、异步双口RAM；
3、格雷码转换。

第一种方法：打两拍

大家很清楚，处理跨时钟域的数据有单bit和多bit之分，而打两拍的方式常见于处理单bit数据的跨时钟域问题。

打两拍的方式，其实说白了，就是定义两级寄存器，对输入的数据进行延拍。如下图所示：

应该很多人都会问，为什么是打两拍呢，打一拍、打三拍行不行呢？

先简单说下两级寄存器的原理：两级寄存是一级寄存的平方，两级并不能完全消除亚稳态的影响，但是提高了可靠性减少其发生概率。总的来讲，就是一级概率很大，三级改善不大。

这样说可能还是有很多人不够完全理解，那么请看下面的时序示意图：

data是时钟域1的数据，需要传到时钟域2（clk）进行处理，寄存器1和寄存器2使用的时钟都为clk。假设在clk的上升沿正好采到data的跳变沿（从0变1的上升沿，实际上的数据跳变不可能是瞬时的，所以有短暂的跳变时间），那这时作为寄存器1的输入到底应该是0还是1呢？这是一个不确定的问题。所以Q1的值也不能确定，但至少可以保证，在clk的下一个上升沿，Q1基本可以满足第二级寄存器的保持时间和建立时间要求,出现亚稳态的概率得到了很大的改善。

如果再加上第三级寄存器，由于第二级寄存器对于亚稳态的处理已经起到了很大的改善作用，第三级寄存器在很大程度上可以说只是对于第二级寄存器的延拍，所以意义是不大的。

第二种方法：异步双口RAM

处理多bit数据的跨时钟域，一般采用异步双口RAM。假设我们现在有一个信号采集平台，ADC芯片提供源同步时钟60MHz，ADC芯片输出的数据在60MHz的时钟上升沿变化，而FPGA内部需要使用100MHz的时钟来处理ADC采集到的数据（多bit）。

在这种类似的场景中，我们便可以使用异步双口RAM来做跨时钟域处理。先利用ADC芯片提供的60MHz时钟将ADC输出的数据写入异步双口RAM，然后使用100MHz的时钟从RAM中读出。

对于使用异步双口RAM来处理多bit数据的跨时钟域，相信大家还是可以理解的。当然，在能使用异步双口RAM来处理跨时钟域的场景中，也可以使用异步FIFO来达到同样的目的。

第三种方法：格雷码转换

对于第三种方法，我们依然继续使用介绍第二种方法中用到的ADC例子，将ADC采样的数据写入RAM时，需要产生RAM的写地址，但我们读出RAM中的数据时，肯定不是一上电就直接读取，而是要等RAM中有ADC的数据之后才去读RAM。这就需要100MHz的时钟对RAM的写地址进行判断，当写地址大于某个值之后再去读取RAM。

在这个场景中，其实很多人都是使用直接用100MHz的时钟与RAM的写地址进行打两拍的方式，但RAM的写地址属于多bit，如果单纯只是打两拍，那不一定能确保写地址数据的每一个bit在100MHz的时钟域变化都是同步的，肯定有一个先后顺序。如果在低速的环境中不一定会出错，在高速的环境下就不一定能保证了。所以更为妥当的一种处理方法就是使用格雷码转换。

对于格雷码，相邻的两个数间只有一个bit是不一样的（格雷码，在本文中不作详细介绍），如果先将RAM的写地址转为格雷码，然后再将写地址的格雷码进行打两拍，之后再在RAM的读时钟域将格雷码恢复成10进制。这种处理就相当于对单bit数据的跨时钟域处理了。

对于格雷码与十进制互换的代码，仅提供给大家作参考：代码使用的是函数的形式，方便调用，op表示编码或者译码，WADDRWIDTH和RADDRWIDTH表示位宽。

完

后续会持续更新，带来Vivado、 ISE、Quartus II 、candence等安装相关设计教程，学习资源、项目资源、好文推荐等，希望大侠持续关注。

江湖偌大，继续闯荡，愿大侠一切安好，有缘再见！

【QQ交流群】

群号：173560979，进群暗语：FPGA技术江湖粉丝。

多年的FPGA企业开发、培训经验，各种通俗易懂的学习资料以及学习方法，浓厚的交流学习氛围，QQ群目前已有1000多名志同道合的小伙伴，无广告纯净模式，给技术交流一片净土，从初学小白到行业精英业界大佬等，从军工领域到民用企业等，从通信、图像处理到人工智能等各个方向应有尽有，FPGA技术江湖打造最纯净最专业的技术交流学习平台。

【微信交流群】

现微信交流群已建立08群，人数已达数千人，欢迎关注“FPGA技术江湖”微信公众号，可获取进群方式。

欢迎关注“FPGA技术江湖”微信公众号，可获取进群方式，更多精彩内容等你发现

FPGA设计中，跨时钟域问题的处理相关推荐

FPGA笔记2——跨时钟域同步信号方法
亚稳态触发器是FPGA设计中最常用的基本器件.触发器工作过程中存在数据的建立(setup)和保持(hold)时间.对于使用上升沿触发的触发器来说,建立时间就是在时钟上升沿到来之前,触发器数据端数据保 ...
3位格雷码的顺序编码_FPGA 设计之跨时钟域（四 - 格雷码）
上一篇文章总结了四种常用的多比特跨时钟域的设计.这篇我们主要来看一下格雷码,文章目录如下: 什么是格雷码格雷码转二进制码二进制码转格雷码 N比特格雷码转N-1比特格雷码什么是格雷码 ? A G ...
[FPGA][基础模块]跨时钟域传播脉冲信号
clk_a 周期为10ns clk_b 周期为34ns 代码: module pulse(input clk_a,input clk_b,input signal_a,output reg signa ...
FPGA之道（48）跨时钟域问题
文章目录前言跨时钟域问题什么是跨时钟域问题解决跨时钟域问题的原理两级采样法为什么要对非本时钟域的信号用本时钟域的时钟进行采样呢? 为什么要采样两次呢? 握手法对于时钟域A: 对于时钟域B ...
FPGA跨时钟域处理的三大方法
跨时钟域处理是FPGA设计中经常遇到的问题,而如何处理好跨时钟域间的数据,可以说是每个FPGA初学者的必修课.如果是还在校的本科生,跨时钟域处理也是面试中经常常被问到的一个问题. 在本篇文章中,主要介 ...
解决跨时钟域问题的三大方法
跨时钟域处理是FPGA设计中经常遇到的问题,而如何处理好跨时钟域间的数据,可以说是每个FPGA初学者的必修课.如果是还是在校的学生,跨时钟域处理也是面试中经常常被问到的一个问题. 在本篇文章中,主要介 ...
单bit控制信号的跨时钟域传输快到慢-----结绳法
本文对读到的两篇文章进行补充文1:介绍了慢到快,快到慢的方法汇总FPGA--浅谈跨时钟域_three_yanlili的博客-CSDN博客_跨时钟域本篇文章仅用于个人学习,如有雷同,我抄他的.http ...
FPGA跨时钟域异步时钟设计的几种同步策略
1 引言基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统.但是实际的工程中,纯粹单时钟系统设计的情况很少,特别是设计模块与外围芯片的通信中,跨时钟域的情况经常不可避免.如果对 ...
FPGA CDC跨时钟域设计学习（一）亚稳态
FPGA CDC跨时钟域设计学习(一) 亚稳态 MTBF - mean time before failure 同步器理论设计原则学习资源主要来源于CummingsSNUG2008Boston_ ...

FPGA设计中，跨时钟域问题的处理

FPGA设计中，跨时钟域问题的处理

FPGA设计中，跨时钟域问题的处理相关推荐

最新文章

热门文章