3位格雷码的顺序编码_FPGA 设计之跨时钟域（四

上一篇文章总结了四种常用的多比特跨时钟域的设计。这篇我们主要来看一下 格雷码，文章目录如下：

什么是格雷码
格雷码转二进制码
二进制码转格雷码
N比特格雷码转N-1比特格雷码

什么是格雷码？

A Gray code is an encoding of numbers so that adjacent numbers have a single digit differing by 1

符合这个条件的序列都可以叫做格雷码。

比如下面序列1和序列2都是格雷码。我们常用的标准格雷码是序列1的格式。

序列1：000 -> 001 -> 011 -> 010 -> 110 -> 111 -> 101 -> 100
序列2：000 -> 001 -> 011 -> 111 -> 101 -> 100 -> 000

图1是格雷码和二进制码的对比。

图1 - 格雷码与二进制码的对比

格雷码转二进制码

module gray2bin #(parameter WIDTH=4)
(   input  logic [WIDTH-1:0] gray,output logic [WIDTH-1:0] bin
);always_comb beginfor (int i=0 ; i<WIDTH ; i++) beginbin[i] = ^(gray >> i);endend
endmodule

这段代码是论文（参考资料1）中的推荐代码。那么如何理解呢。

符号 '^' 在verilog中如果其只有一个操作符表示缩减异或，可以用来判断操作数中1的个数的奇偶。如 ^1001，含偶数个1，结果为0，而 ^1101，含奇数个1，结果为1。

所以上面代码是意思是 bin的不同位的值可以由gray不同子序列含1的奇偶 来判断。我们可以对比图1来验证一下，发现确实是这个规律的。

二进制码转格雷码

module bin2gray #(parameter WIDTH=4)
(   input  logic [WIDTH-1:0] bin,output logic [WIDTH-1:0] gray
);always_comb begingray = (bin >> 1)^bin;end
endmodule

这段代码也是论文（参考资料1）中的推荐代码。对应的电路结构如图2所示，意味着bin的每一比特异或其前一位的比特可以得到对应的gray的比特。

图2 - 二进制码转格雷码的电路图

N比特格雷码转N-1比特格雷码

一开始我以为N比特格雷码转N-1比特格雷码可以像二进制码那样，直接取低N-1比特即可

assign gray_new = gray_old[N-2:0];

后来发现是错误的，太想当然了。

格雷码其实还有一个特点，我们看图3。可以发现N比特格雷码的低N-1比特是有对称关系的。如果我们直接取低N-1比特，100 之后还是 100，不会回到 000。

图3 - N比特格雷码与N-1比特的关系

那么如何正确转换呢，将N比特格雷码的高两位异或一下作为N-1比特格雷码的最高位即可。

assign gray_new = {gray[N-1]^gray[N-2], gray[N-3:0]};   // N must be larger than 2

总结

本篇文章主要总结了格雷码的特点以及其与二进制码之间的转换。

参考资料

《Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog》
《Simulation and Synthesis Techniques for Asynchronous FIFO Design》