EDA 电子设计自动化VHDL系列课程1–加【减】法器的设计

本EDA系列介绍的系统环境是：

软件： VHDL编程语言；
工具： Quartus13.0
FPGA 芯片是： Cyclone III ： EP3C10E144C8
实验电路板：

该电路板有 10个机械开关输入端，和 16个机械按钮输入端。（机械开关表示上升沿和下降沿产生抖动调变，对时序电路产生不良影响）。
有16个 LED 8段码显示器，和16*16 点阵式显示器。

引脚链接方式：

1）一位半加器【加法器】的设计：

逻辑表达式：
Si=Ai⊕Bi
Co=Ai·Bi

LIBRARY ieee;
USE ieee.std_logic_1164.all; ENTITY ssum IS PORT(A :  IN  STD_LOGIC;    B :  IN  STD_LOGIC;S :  OUT  STD_LOGIC;      CO :  OUT  STD_LOGIC);
END ssum;ARCHITECTURE bdf_type OF ssum IS
BEGIN CO <= A AND B;S <= A XOR B;
END bdf_type;

2）一位全加器【加法器】的设计：

逻辑表达式：
Si=Ai⊕Bi⊕Ci-1
Co=Ai·Bi + Ci-1·(Ai⊕Bi)

LIBRARY ieee;
USE ieee.std_logic_1164.all; ENTITY ssum IS PORT(A :  IN  STD_LOGIC;    B :  IN  STD_LOGIC;S :  OUT  STD_LOGIC;      CO :  OUT  STD_LOGIC);
END ssum;ARCHITECTURE bdf_type OF ssum IS
BEGIN CO <= NOT A  AND B;S <= A XOR B;
END bdf_type;

3）两位加法器设计：

LIBRARY ieee;
USE ieee.std_logic_1164.all; ENTITY vsum IS PORT(Cin :  IN  STD_LOGIC;A, B: IN STD_LOGIC_VECTOR(1 DOWNTO 0);S:    OUT STD_LOGIC_VECTOR(1 DOWNTO 0);Cout: OUT STD_LOGIC);
END vsum;ARCHITECTURE hsub OF vsum IS
SIGNAL Ct : STD_LOGIC;
BEGIN S(0) <= A(0) XOR B(0) XOR Cin;Ct <= (A(0) AND B(0)) OR (B(0) AND Cin) OR (A(0) AND Cin);S(1) <= A(1) XOR B(1) XOR Ct;Cout <= (A(1) AND B(1)) OR (B(1) AND Ct) OR (A(1) AND Ct);
END hsub;

EDA 电子设计自动化VHDL系列课程1--加【减】法器的设计相关推荐

EDA 电子设计自动化VHDL系列课程15 – 智力抢答电路的设计与实现
EDA 电子设计自动化VHDL系列课程15 – 智力抢答电路的设计与实现本EDA系列介绍的系统环境是: 软件: VHDL编程语言 : 工具: Quartus13.0 FPGA 芯片是: Cyclon ...
EDA 电子设计自动化VHDL系列课程7 – 分频器和计数器
EDA 电子设计自动化VHDL系列课程7 – 分频器和计数器本EDA系列介绍的系统环境是: 软件: VHDL编程语言 : 工具: Quartus13.0 FPGA 芯片是: Cyclone III ...
EDA电子设计自动化01--简介
EDA电子设计自动化01 1)应用EDA涉及硬件.软件和语言三个方面. 硬件:可编程逻辑器件.Intel公司的FPGA,分为面向中低端应用的Cyclone系列,分为面向高性能计算的Arria系列和高性 ...
EDA(电子设计自动化) 河北大学实验
EDA(电子设计自动化) 河北大学实验说明:本文作者为河大新区2016级通信工程学生,河大理工的学弟学妹看到这篇文章就可以放心的抄了实验一分频器的设计要求:掌握时序逻辑电路的设计方法,编写50 ...
8位加减发器设计（74181）
前两天刚帮朋位友做了一个数字电路里的8位加减发器,感触颇深啊!一个简单的8位加减发器都做了好久,而且-- 简单说一下题目: 熟悉计算机的加.减法运算的原理和硬件电路的实现,掌握带符号加减法的溢出方法判 ...
ENode框架Conference案例分析系列之 - 订单处理减库存的设计
前言前面的文章,我介绍了Conference案例的业务.上下文划分.领域模型.架构,以及代码整体流程.接下来想针对案例中一些重要的场景,分别做进一步的分析.本文想先介绍一下Conference案例的 ...
《电子工艺训练》课程笔记（四）————印制电路板设计
PCB板结构组成 ( 1)元件:用以完成电路构成的各种器件, PCB图中以封装的形式显示. ( 2)铜箔:导线.焊盘.过孔和敷铜. ( 3)丝印层:标注文字.符号等信息. ( 4)印制材料:采用绝缘 ...
SQL2005 BI系列课程
标题系列技术讲师时间视频 SQL Server 2005 BI系列课程(20):数据挖掘实践在架构设计中的常见问题以及性能提升策略(下) SQL2005 BI系列课程 SQL Server ...
java计算10以内阶层相加的值_大班计算：10以内数加减混合运算
大班计算:10以内数加减混合运算设计意图: 在学习利用加减法的基础上通过情境课件来学习加减混合运算.新课利用两幅生动形象的描述,展现白天鹅飞来飞去的情景,让幼儿明白飞来就是加上,飞走就是减去的意义. ...
中国电子设计自动化(EDA)软件行业未来发展趋势与投资前景分析报告22022-2028年版
中国电子设计自动化(EDA)软件行业未来发展趋势与投资前景分析报告22022-2028年版 mmmmmm鸿**mmm晟&mmmmm信**mmmmm合&mmmmm研**mmmmmmm究& ...

EDA 电子设计自动化VHDL系列课程1--加【减】法器的设计

EDA 电子设计自动化VHDL系列课程1–加【减】法器的设计

本EDA系列介绍的系统环境是：

引脚链接方式：

1）一位半加器【加法器】的设计：

2）一位全加器【加法器】的设计：

3）两位加法器设计：

EDA 电子设计自动化VHDL系列课程1--加【减】法器的设计相关推荐

最新文章

热门文章

EDA 电子设计自动化VHDL系列课程1--加【减】法器的设计

EDA 电子设计自动化VHDL系列课程1–加【减】法器的设计

本EDA系列介绍的系统环境是：

引脚链接方式：

1）一位半加器【加法器】的设计：

2）一位全加器【加法器】的设计：

3） 两位加法器设计：

EDA 电子设计自动化VHDL系列课程1--加【减】法器的设计相关推荐

最新文章

热门文章

3）两位加法器设计：