参数

功能描述

tRRD_S

当向不同 bank group 的 bank 发出连续的 ACTIVATE 命令时，ACTIVATE 命令必须用 tRRD_S 分隔（row-to-row delay--short）

tRRD_L

如果bank属于同一个bank group，则它们的 ACTIVATE 必须由 tRRD_L （row-to-row delay--long）分隔

tFAW

四激活窗口或有时也称为第五激活窗口是一种时序限制。tFAW 指定一个窗口，在该窗口内只能发出四个激活命令。因此，你可以在它们之间使用 tRRD_S 背靠背发出 ACTIVATE 命令，但是一旦你完成了 4 次激活，在 tFAW 窗口到期之前，你无法再发出另一个。

参数

功能

tREFI

该设备需要 REFRESH 命令的平均间隔为 tREFI

tRP

预充电时间。在应用 REFRESH 命令之前，必须对bank进行预充电并在 tRP 期间处于空闲状态

tRFC

REFRESH 命令和下一个有效命令之间的延迟，DES 除外

参数

功能

读时序

CL (CAS Latency)

CAS 是 Column-Address-Strobe，即当列地址出现在行上时。 CL 是内部 READ 命令与输出数据的第一bit可用之间的延迟，以时钟周期为单位。它在 MR0 模式寄存器中定义。 SDRAM 数据表通常会具体说明需要为特定操作频率设置的 CL。 见图 7

AL（附加延迟）

使用 AL，设备允许在 ACTIVATE 命令之后立即发出 READ 命令。在设备内部发出命令之前，该命令会保留 AL 的时间。支持这一功能是为了维持设备中更高的带宽/速度。

RL (Read Latency)

这是整体读取延迟，定义为 RL = CL + AL

tCCD_S & tCCD_L

与对同一bank group内的bank访问相比，对不同bank group内的bank访问需要更少的时间延迟。对不同bank gourp的库访问需要在命令之间有 tCCD_S（或短）延迟，而同一bank group内的bank访问命令之间需要 tCCD_L（或长）延迟。

时钟与数据选通的关系

tDQSCK (MIN/MAX)

描述了相对于时钟 CK_t、CK_c 的数据选通上升沿的允许范围

tDQSCK

是相对于CK_t、CK_c的上升选通沿的实际位置

tQSH

描述了数据选通高脉冲宽度

tQSL

tQSL - 描述数据选通低脉冲宽度

数据选通到数据关系

tDQSQ

这描述了相关DQ数据引脚的最新有效转换。从下图中你会看到，它是DQS转换到DQ数据眼的左边缘之间的时间

tQH

是相关DQ引脚的最早无效转换。从下图中你会看到，它是指从DQS变成高电平到DQ数据眼的右边缘的时间

参数

功能

写时序

CWL (CAS Write Latency)

CWL是内部WRITE命令与输入数据的第1 bit可用之间的延迟，以时钟周期为单位。它被定义在模式寄存器MR2中。

AL (Additive Latency)

通过AL，设备允许在ACTIVATE命令后立即发出WRITE命令。该命令在设备内部发出前会被保留AL的时间。支持这一功能是为了维持设备中更高的带宽/速度。

WL (Write Latency)

这是整体写入延迟，定义为 WL = CWL + AL

tCCD_S & tCCD_L

与同一bank组内的bank存取相比，不同bank组的bank存取需要较少的存取时间延迟。对不同bank组的bank访问需要在命令之间有tCCD_S（或更短）延迟，而同一bank组内的bank访问需要在命令之间有tCCD_L（或更长）延迟。

时钟与数据选通的关系

tDQSS (MIN/MAX)

描述了相对于 CK 的数据选通上升沿的允许范围

tDQSS

是选通上升沿相对于 CK 的实际位置

tDQSH

描述了数据选通高脉冲宽度

tDQSL

描述了数据选通低脉冲宽度

tWPST

这就是 "后写"（post-write）。它是指从最后一个有效数据选通到选通转为高电平、非驱动电平的时间

tWPRE

这就是“预写”(pre-write)。这是数据选通从无效（HIGH）变为有效（LOW，初始驱动电平）之间的时间。

参数

功能

tMRD

MRS命令周期时间。它是完成对模式寄存器的WRITE操作所需的时间，也是tMRD时序图中显示的两个MRS命令之间所需的最小时间。

tMOD

是指从一个MRS命令到一个非MRS命令所需的最短时间，不包括DES。