Verilog篇(三)仿真原理
首先引入一个例子:
`timescale 1ns/100ps
module TB; module INV_DFF(Clock, Reset_n, DataIn, DataOut);
reg Ck, Rst_n, Din; input Clock;
wire Dout; input Reset_n;
//Clock generation input DataIn;
initial begin output reg Data_Out
Ck = 0; wire DataInv;
forever #10 Ck = ~Ck; always @(posedge Clock or negedge Reset_n)
end begin if(~Reset_n)
//Reset generation Data_Out <= 1'b0;
initial begin else Data_Out <= Data_Inv;
Rst_n = 1; end
#5 Rst_n = 0; assign #3 DataInv = ~ DataIn;
#55 Rst = 1; endmodule
end
//Data input generation
initial begin
Din = 0;
#80 Din = 1;
#40 Din = 0;
end
INV_DFF u_INV_DFF( //DUV
.Clock(Ck),
.Reset_n(Rst_n),
.DataIn(Din),
.DataOut(Dout),
);
0仿真时刻:3个initial进程和1个DUV同时执行。同时执行的进程其顺序不是固定的,和所用的仿真器有关,假设此处的同时执行,按代码中的顺序来执行。
执行Clock Generation 中的语句Ck = 0; ~Ck。 执行forever #10 进程挂起。
执行Reset Generation 中的语句Rst_n = 1; #5 进程挂起。
执行Data Input Generation中的语句Din = 0; #80 进程挂起。
执行DUV中的语句~DataIn; #3进程挂起。always @进程挂起。 至此0仿真时刻的语句全部执行完毕,仿真时间轴向前推进。
3仿真时刻:只有一个计算事件 DataInv = #3 ~DataIn;更新DataInv的值。无触发更多计算事件,所以仿真时间轴向前推进。
5仿真时刻:执行Reset Generation 中的语句 Rst_n = 0; #55 进程挂起。
由于Rst_n的更新时间,DUV中的always @进程执行,DataOut值更新。无触发更多计算事件,仿真时间轴向前推进。
10仿真时刻: 执行Clock Gneration 中的计算事件CK。更新事件触发。#10进程挂起。
执行DUV中的always进程,计算事件Data_Out = 0。无触发更多事件,仿真时间轴向前推进。
60仿真时刻: 执行Clock Gneration 中的计算事件CK。更新事件触发。#10进程挂起。
执行Reset Generation 中的语句 Rst_n = 1; 进程结束。
执行DUV中的always进程,计算事件Data_Out = 1(Rst_n的值已经为1)。无触发更多事件,仿真时间轴向前推进。
80仿真时刻: 执行Clock Gneration 中的计算事件CK。更新事件触发。#10进程挂起。
执行Data Input Generation中的语句Din = 1; #40 进程挂起。
执行DUV中的always进程,计算事件Data_Out = Data_Inv。
执行DUV中的语句~DataIn; #3进程挂起。always @进程挂起。 至此0仿真时刻的语句全部执行完毕,仿真时间轴向前推进。
仿真时间:是仿真时间维护的时间值,用来对仿真电路的真实时间进行建模(仿真时间和软件的执行时间没有任何联系),当仿真时间推进到某一个时间点时,该时间点就被称为当前仿真时间,而以后的任何时间都被称为将来仿真时间。
事件:模型中数值的变化,功能仿真是一种事件驱动的仿真,整个仿真过程都是围绕事件来组织的。
更新事件:在被仿真的电路中,线网或寄存器的值在任何进程中的任何改变都被认为是一个更新事件。
计算事件:由于更新事件产生的,进程的计算,计算事件。
计算事件和更新事件之间循环往复的互相触发,推动仿真时间的前进。
进程是Verilog中的独立执行单元,包括:原语(Primitives), 模块(Moules), initial过程块, always过程块, 连续赋值语句(assign), 异步任务(task)。在仿真时,所有的进程都是仿真器按Verilog的语义来顺序执行的,效果是各个进程并行执行的效果,在未执行完当前所有的进程时,仿真时间不会向前推进。
initial begin
Ck = 0; forever Ck = ~Ck;
end
例子会hang在仿真时刻0,因为更新时间一直触发计算事件,计算事件一直触发更新时间。
Verilog中的时序控制:事件语句(@),延时语句(#),等待语句(wait)。
Verilog仿真时的不确定性:在同一个仿真时间内,几个同一调度模块中事件执行顺序的任意性,进程之间语句的任意交织。
verilog或者systemverilog相对于C,能用于硬件建模的最大区别:
1)connectivity 一个大的design可以由很多block,组成,通过例化或者interface来进行连接
2)time time的变化可以使得design的state变化,与执行时间(execution time)完全不同,通过@/wait/#来实现
3)concurrency event之间的同步发生关系, 通过initial/always/fork join来实现
对于验证还缺少:1)randomization; 2)constrainability; 3)functional coverage;
在simulator中的concurrency是基于time_share的来跑的,CPU轮询执行。
always模块,initial模块,连续赋值模块,fork/join,都是完全并行执行的,并没有先后顺序。
在基于time-sharing的处理中,simulator对于各个并行thread,保证访问机会时一样的,但是各个模块的先后顺序不能保证,
和代码块中的位置有关。simulator也不会自己关掉一个thread,除非自己执行结束。
Verilog的事件调度:
在systemverilog中有两种thread,module thread和program thread,module thread主要用来建模design,
program thread主要用来建模testbench。
program中的task的执行,主要看task的定义位置,如果是在module内定义的task,则尽管在program中调用,也算是一个
module thread。
对于program和module内的class的执行顺序,systemverilog标准中,并没有准确给出,根据simulator的实现而不同。
program中在SV2012中,才开始支持非阻塞赋值。
其中的执行顺序:
1)sample阶段,进行clock,property这样的采样。
2)excute阶段,执行阻塞赋值等。
3)reactive阶段,执行非阻塞赋值等。以及阻塞赋值的迭代。
4)evaluate阶段,执行assertion的判断。
5)program thread阶段,执行program中的阻塞赋值,非阻塞赋值
simulation的前进,依靠两条线,一条simulation time,另一个是module thread中的非阻塞赋值和阻塞赋值之间的迭代。
其中第二种也称为delta cycle,一个设计中可能会有很多delta cycle,因为信号的依赖关系可以一直迭代。
几种存在race condition的情况:
1)concurrent中的冲突:
2)delta cycle对clock的影响:
如果两个时钟有信号之间的采样关系,而且一个clock比另一个clock多一个非阻塞赋值。
此时,两个clock之间会差一个delta cycle,在RTL仿真时,两个clock之间的信号采样会出错。
快一点的clock的值,可以再被慢一点的采到,但是在波形中不会体现出来。
这时的解决方法:
1)手工增加delay
2)将另一个clock 也经过一个非阻塞赋值。
Verilog篇(三)仿真原理相关推荐
- FPGA系统性学习笔记连载_Day8【4位乘法器、4位除法器设计】 【原理及verilog实现、仿真】篇
FPGA系统性学习笔记连载_Day8[4位乘法器.4位除法器设计] [原理及verilog实现.仿真]篇 连载<叁芯智能fpga设计与研发-第8天> [4位乘法器.4位除法器设计] [原理 ...
- FPGA系统性学习笔记连载_Day7【16位比较器设计】 【原理及verilog实现、仿真】篇
FPGA系统性学习笔记连载_Day7[16位比较器设计] [原理及verilog实现.仿真]篇 连载<叁芯智能fpga设计与研发-第7天>[16位比较器设计] [原理及verilog实现. ...
- FPGA之道(82)功能仿真之仿真原理
文章目录 前言 功能仿真篇 仿真原理 串行模仿并行思路分析 有限模仿无限思路分析 组合逻辑仿真原理 时序逻辑仿真原理 HDL的仿真原理 仿真时间与物理时间 前言 本文摘自<FPGA之道>. ...
- 四类九种移位寄存器总结(循环(左、右、双向)移位寄存器、逻辑和算术移位寄存器、串并转换移位寄存器、线性反馈移位寄存器LFSR|verilog代码|Testbench|仿真结果)
移位寄存器总结 一.前言 二.简单循环左移/右移/双向移位寄存器 2.1 简单循环左移/右移/双向移位寄存器 2.2 verilog代码 2.3 Testbench 2.4 仿真结果 三.逻辑移位与算 ...
- 七种计数器总结(格雷码计数器、环形计数器、约翰逊计数器、FLSR、简易时分秒数字秒表|verilog代码|Testbench|仿真结果)
七种计数器总结 一.可复位/置数计数器 1.1 可复位/置数计数器 1.2 Verilog代码 1.3 Testbench 1.4 仿真结果 二.双向(可加可减)计数器 2.1 双向(可加可减)计数器 ...
- docker omv 防火墙_我的软路由折腾之旅 篇三:在openmediavault上通过Docker实现OPENWRT旁路由功能...
我的软路由折腾之旅 篇三:在openmediavault上通过Docker实现OPENWRT旁路由功能 2020-06-20 11:28:38 57点赞 415收藏 74评论 你是AMD Yes党?还 ...
- 【word2vec】篇三:基于Negative Sampling 的 CBOW 模型和 Skip-gram 模型
系列文章: [word2vec]篇一:理解词向量.CBOW与Skip-Gram等知识 [word2vec]篇二:基于Hierarchical Softmax的 CBOW 模型和 Skip-gram 模 ...
- 阅读书源最新2020在线导入_书源篇三及6.5.0版本介绍
书源篇三及6.5.0版本介绍 魔幻2020 魔幻的2020,开启不一样的生活状态,作为一名技术宅,不出门虽我愿,但看到空荡荡的街头,心中却有种难言的难过与害怕.我不向往繁华.但喜欢车马如龙,街灯繁华. ...
- 圆形界面 开启相机_「基础篇三」手机摄影拍照界面详解
[基础篇三]手机摄影拍照界面详解 手机拍照对我们来说已习以为常,每天我们都会用手机相机功能或多或少的拍出几张照片.故手机拍照界面对我们来说也不陌生,但手机拍照界面上的那些按钮,那些功能你都用过吗?你 ...
最新文章
- 深入剖析MobileNet和它的变种
- 设计Optaplanner下实时规划服务的失败经历
- Android实例剖析笔记(二)
- openresty开发系列2--nginx的简单安装,正向、反向代理及常用命令和信号控制介绍...
- 移动平台作业——天气预报——天气数据的获得——为应用申请百度ak码
- pandas Dataframe读取数据表是自定义列名
- 【mybatis】时间范围 处理时间格式问题
- Jmeter使用SSL(HTTPS协议)
- python安装包国内镜像,pip使用国内镜像
- 传智播客黑马程序员28期JavaEE基础及就业班视频教程
- 车架号VIN码识别api接口-vin码OCR识别-车辆识别代码识别-汽车vin码图片识别
- 各种时间指标的Power BI度量值,一次全分享给你
- php 获取支付宝账号密码,php支付宝单笔转账到支付宝账户,用户提现业务-Go语言中文社区...
- 群体稳定度指标PSI
- 团队经理要应掌握的 7 大领导力理论
- 家用路由器配置方法(精简版)
- 软件工程:编码和测试
- android面试宝典!Android高级工程师面试实战,通用流行框架大全
- SpringSecurity实现动态鉴权
- 摄像头poe供电原理_POE交换机、POE分离器供电原理及注意问题
热门文章
- Data Structures with C++ Using STL Chapter 3算法概述---笔记
- PS 图像尺寸|点阵格式图像|矢量格式图像|图像格式的选择
- 用JS读取XML文件
- 关于服务器虚化的优势,服务器虚拟化优缺点总结
- iOS推送兼容iOS7
- 荣获CHINA TOP cited paper award 2021的神经工程领域顶级期刊的论文汇总
- EEG伪影详解和过滤工具的汇总(二)
- 风投报告:2017下半年VR/AR娱乐领域投资额同比上升79% 【52翻译】
- 计算机软件和硬件比较,软件与硬件RAID优劣之比较
- 上海交大发布「人类行为理解引擎」:深度学习+符号推理,AI逐帧理解大片中每个动作...