《计算机组成原理实验4-微程序控制器课件.ppt》由会员分享，提供在线免费全文阅读可下载，此文档格式为ppt，更多相关《计算机组成原理实验4-微程序控制器课件.ppt》文档请在天天文库搜索。

1、1. 控制器的功能计算机的功能是执行程序 程序是依次排列起来的指令代码 控制器的功能就在于: 正确地分步完成每一条指令规定的功能, 正确且自动地连续执行指令; 再进一步说，就是向计算机各功能部件提供协调运行每一个步骤所需要的控制信号。2. 控制器的组成①程序计数器PC：存放指令地址，有+1或接收新值功能。②指令寄存器IR：存放指令内容：操作码与操作数地址。③指令执行步骤标记线路： 指明每条指令的执行步骤。④控制信号记忆或产生线路：给出计算机各功能部件部件协同运行所需要的控制信号。运算器部件主存储器部件总线及输入/输出接口(输入/输出设备)控制器部件各部件包括也包括设计中的难点，在于解决对运算器、控制器的控制时序控制 信号形成部件译码OP IRPC 输 出 设 备 输 入 设 备主存储器部件 运算器 部件启停地址寄存器数据总线地址总线控制总线….控制条件主振组合逻辑控制器的组成和运行原理 节。

2、拍发生器程序计数器指令寄存器②①③④控制存储器映射IRPC接口输出设备 主 存储 器运算器部件下地址启停地址寄存器数据总线地址总线控制总线….控制条件微指令寄存器主振微程序方案的控制器接口输入设备TEC-2000 教学机系统的组成计算机终端PC机微程序控制器运算器(8 / 16 位)主存储器(8 / 16位)按键 开关 指示灯串行接口接口实验 中断实验内存扩展实验电 源+5V硬布线控制器二、 指令的执行过程 冯. 诺依曼 结构的计算机 即存储程序的计算机，设置内存，存放程序和数据，在程序运行之前存入。执行程序： 正确从程序首地址开始； 正确分步执行每一条指令， 并形成下条待执行指令的地址； 正确并自动地连续执行指令， 直到程序的最后一条指令。每条指令的执行步骤—读取指令 指令地址送入主存地址寄存器读主存，读出内容送入指定的寄存器—分析指令—按指令规定内容执行指令 不同指令的操作步骤。

3、数， 和具体操作内容差异很大, —检查有无中断请求若有，则响应中断并转中断处理若无，则转入下一条指令的执行过程形成下一条指令地址R_R类型指令读写内存类型指令输入输出类型指令其他类型指令 可能执行 一次或多次 是一次读内存操作公共操作公共操作是每一条指令的特定操作(1)指令执行步骤与信息流动图示部分典型指令的执行过程举例：2000: 0001 ADD r0, r1 ; 加法指令2001: 0790 MVRR r9, r0 ; 传送指令2002: 8280 IN 80 ; 读串行口数据到R0低8位2003: E709 STRA [2007] ,r9 ; 写内存指令, 是一条双字指令 2007 ; 第二个字中的 2007 是直接地址2005: 44FA JRC 2000 ; 若C为1转到2000,否则顺序执行2006: 8F00 RET ; 子程序返回指令 　其他一些指令与这里的几条指令有相当。

4、多的共同特性，属于同一组的指令的执行步骤非常类似。读取指令 ① AR  PC, PC  PC + 1 ② 读主存，IR  读出内容 执行指令 ③ ALU  R0 ALU  R1 执行 + R0  ALU，记忆结果特征结束，判中断指令执行步骤简单的文字描述 加法指令 ADD R0， R1 形成下条指令的地址寄存器内容传送指令 MVRR R9， R0 读取指令 ① AR  PC, PC  PC + 1 ② 读主存，IR  读出内容 执行指令 ③ ALU  0 ALU  R0 执行 + R9  ALU结束，判中断形成下条指令的地址输入指令 IN 80 读取指令 ① AR  PC, PC  PC + 1 ② 读主存，IR  读出内容 执行指令 ③ AR  I/O Port ④ 读外设, ALU  读出数据 ALU  0 执行 + R0  ALU结束，判中断形成。

5、下条指令的地址写寄存器内容到主存 STRA [2007] ， R9读取指令 ① AR  PC, PC  PC + 1 ② 读主存，IR  读出内容 执行指令 ③ AR  PC ， PC  PC+ 1 ④ 读主存，AR  读出内容 ⑤ ALU  0 , ALU  R9 , + 写主存, 总线  ALU ，结束，判中断(地址 2007 存在指令的第二个字中)形成下条指令的地址相对转移指令 JRC 2000 读取指令 ① AR  PC, PC  PC + 1 ② 读主存，IR  读出内容执行指令 ③ 若 c = 1 则： 。省略部分。 0 0指令执行流程表举例ADD DR, SR MVRR DR, SR IN IO-PORT CALA ADR 第 3 条微指令和第 4 条微指令 用于完成两个累加器之间的相加和传送操作。具体操作是：2 累加器相加，DR+SRDR，A口和 。

6、B口 编码来自指令寄存器，故SA 和 SB都给 1 值；下微指令转判中断请求, 故 2910选 3# 命令且 SCC 为 0000, 必转 30。 第 4 条微指令，完成两个累加器之间的数据传送，累加器SR的内容和 0相加，存入DR寄存器中，不保存标志位的值，故SST为000。上条微指令SST为001，保存标志位的值。两条微指令都无存储器和 IO读写，MRW为100。下址 CI3~0 SCC3~0 0MRW 0 I2~0 SA I8~6 SB I5~3 B口 A口 0 SST SSH SCI DC2 DC1 14 3 6 4 7 1 0 0 0 0 0 3 230 3 0 3 7 3 0 0 0 0 0 0 0指令执行流程表举例ADD DR, SR MVRR DR, SR IN IO-PORT CALA ADR 第 5、6 两条微指令完成读串行接口, 具体操作是：先送 IO 端口地址( 在。

7、 IR 的低 8位)到地址寄存器AR，DC1 为 2 选 IR 的低 8位送内部总线，经 ALU ( 送出 D+0 )到 AR ，DC2 为 3 是 AR 接收；IN 指令的第1条微指令中的下地址的 3 个子字段分别为 14 3 6，条件码为 6 时(是 IN指令)转地址14，否则(是 OUT 指令)顺序执行； 下一微指令完成读串口输入到内部总线，把D+0 送到 ALU并写进 R0( B 口选 0000)；转判中断请求, 故 CI 选 3# 且 SCC 为 0000, 必转 30。 下址 CI3~0 SCC3~0 0MRW 0 I2~0 SA I8~6 SB I5~3 B口 A口 0 SST SSH SCI DC2 DC1 00 E 0 4 3 2 0 5 5 0 1 3 000 E 0 1 7 0 0 0 0 0 0 0 000 E 0 4 3 3 1 4 0 0 0 3 0 3 0 0。

8、 2 2 0 5 5 0 0 0 1指令执行流程表举例ADD DR, SR MVRR DR, SR IN IO-PORT CALA ADR 后 4 条微指令之间顺序执行，前 3 条的 CI 都是 E，依次完成：1. PCAR，PC+1 PC；(控制命令同读取指令的第1步) ; 2. 读内存 (MRW=001) 送 Q (D+0 Q) (子程序入口)； 3. 修改堆栈指针并送AR， SP-1 SP,AR；SP 是 R4，即R4 的内容-1  R4 和 AR ( DC2 为 3 是 AR 接收); 4. 写断点( PC的内容)到堆栈 , 即 A 口指定的寄存器 (R5)的内容经数据总线送到内存并写入；子程序的入口地址 (在 Q 中)(Q的内容+0)送入 PC(B 口指定 R5)。下地址控制完成转向判中断请求的微指令的地址 30 处 。 下址 CI3~0 SCC3~0 MRW I2~0。

9、 SA I8~6 SB I5~3 B口 A口 SST SSH SCI DC2 DC1 30 3A 3 2 4 7 0 0 0 0 0 0 0 0 331 02 3 0 4 3 2 0 5 5 0 0 1 b 03A 00 E 0 4 0 1 0 0 0 0 0 0 7 03B 00 E 0 4 3 3 1 4 0 0 0 0 3 03C 00 E 0 0 4 1 0 0 5 0 0 0 5 1中断隐指令，一条指令特定的几个加长出来、用于相应中断请求的执行步骤30 STR→Q, CC#=INT# 把程序状态字暂存于 Q，判有中断请求否 有中断请求则转 3A， 无中断请求顺序执行 3131 PC →AR，PC+1 →PC, 无条件转 02，是读取指令的第 1 个步骤3A DI# , 关中断 ， 顺序执行下一条微指令 3B、3C 把 PC 内容写入堆栈3D、3E 把暂存于 Q 中的程序状态字写入堆栈3F INTV#， IB →PC，把中断服务程序入口送进 PC，无条件转 313D 00 E 0 4 3 3 1 4 0 0 0 0 3 03E 00 E 0 0 2 1 0 0 0 0 0 0 0 13F 31 3 0 4 7 3 0 5 0 0 0 0 0 5。