1、Latch原理

锁存器（latch）：所谓锁存器，就是输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态才被保存到输出，直到下一个锁存信号到来时才改变。

2、ICG消除毛刺原理

Clock gating cell 可以由与门或者或门构成，但是使用这两者会产生Glitch，因此目前都采用ICG（Integrated clock gating cell)，其结构如下

ICG由一个latch（低电平有效）和一个与门（gating cell，也可以是或门）组成。ICG 可以过滤掉en信号中的毛刺信号，其原理如下：
对于毛刺信号Glitch，大概可以分为两种情况：

1）en信号中的毛刺出现在clk低电平期间，如下图所示

由上图可以发现，en信号在clk低电平期间产生了毛刺，并且该latch是低电平有效，所以会采集到该毛刺信号，如信号enl中所示，但是由于该ICG的gating cell采用的是与门，此时cl
为低电平，即使enl有毛刺信号，也不能通过与门，因此该毛刺信号被过滤。

2）en信号出现在clk高电平期间，如下图所示

由于ICG中的latch是低电平有效，所以在clk高电平期间，latch采集不到en中的毛刺信号，因此该毛刺信号被过滤掉了。
综合以上，可以发现，无论en中的毛刺信号出现在clk低电平或者是高电平期间，ICG可以有效过滤掉en信号中的毛刺，得到好的clk波形！具体的ICG电路及其波形图如下所示

3、SoC系统中时钟切换应用场景

（数字ic）CDC设计实例 - ICG ：integrate Clock Gating Cell相关推荐

跟sky学数字IC/FPGA设计学习培训课程：全集已出
经过2年的努力,数字IC设计前端/FPGA设计培训课程已经录制完毕.并在腾讯课堂收到很多支持和点赞. 授课理念: verilog只是语言,表达的是"思想"(硬件俗称Architec ...
数字IC后端设计实现流程之initial design
数字IC后端设计实现流程之initial design 前端提供的文件门级网表 (Gate Level Netlist) 数字前端工程师或者是 R2N 的同事在 release 东西给后端工程师做 ...
数字IC后端设计技术全局观
数字IC后端设计flow(不含DFT) 数字IC后端设计工具 DC:用于逻辑综合 FM:用于形式验证 ICC:用于物理实现 PrimeTime:用于STA 步骤(或文件类型)简述 RTL(Regist ...
数字IC后端设计实现floorplan及powerplan规划
数字IC后端设计实现floorplan及powerplan规划文章右侧广告为官方硬广告,与吾爱IC社区无关,用户勿点.点击进去后出现任何损失与社区无关. 今天是一年一度的 "双十一&quo ...
跟sky学数字IC前端设计：数字IP_FPGA实战
1:培训目标通过一个真实的.复杂的视频处理项目的迁移,让学员亲自参与到一个复杂数字系统的IP设计,含IP specification定义,IP架构设计,IP RTL仿真,IP FPGA验证与调试.最 ...
数字IC后端设计实现Timing分析利器（附七月重大福利）
数字IC后端设计实现Timing分析利器(附七月重大福利) 文章右侧广告为官方硬广告,与吾爱IC社区无关,用户勿点.点击进去后出现任何损失与社区无关. 在开始今天的主题分享之前,先来个劲爆好消息.吾爱 ...
转行人必看：数字IC前端设计学习路线与方法（内附学习视频）
众所周知,数字前端设计对于工程师的能力要求比较高,不仅有学历上的要求,还要求掌握很多的知识技能.不少跨专业想要转行的小伙伴对数字前端设计这个岗位不是很了解,下面IC修真院就带大家全面了解一下数字IC前 ...
数字IC后端设计实现流程之floorplan及powerplan规划
数字IC后端设计实现floorplan及powerplan规划数字 IC 后端设计实现流程之 initial design 初始化 Initial 模块形状估算完模块的面积后,block owne ...
数字IC/FPGA设计面试与工作_sky
请问:对于找工作刷题,怎么看? 热身有必要,但是规劝一句:题目是刷不完的.面试通过了,后面还得再工作15年.你咋刷? 得想的长远些.做题不是终点.刷题,面试为了啥? 建议刷题是补充,平时多积累数字IC ...

（数字ic）CDC设计实例 - ICG ：integrate Clock Gating Cell

CDC设计实例 - ICG ：integrate Clock Gating Cell