数字集成电路设计之加法器
基础知识
加法器是最常用的运算结构,因此加法器的优化在集成电路的优化就显得极为重要,有两种优化方法。1、逻辑层优化,重新安排一个布尔方程以得到一个速度较快或者说面积较小的电路。2、电路层优化,改变晶体管的尺寸或者电路的拓扑结构。对于一个二进制加法器来说,由二进制全加器的真值表可以得到他的布尔表达式。
简单全加器结构
二进制全加器真值表
这里说一下carry status,简单来说三个状态的区分取决于A、B的值。
和(S)和进位(C0)布尔表达式:
中间信号可以观察出来:
逐位加法器
上图是一个4为的逐位加法器,其中的关键路径就是指延时最长的路径,通常用关键路径来决定着一个电路的性能。因此有:t(adder)=(N-1)t(carry)+t(sum)
在实际复杂电路中,加法器的位数往往是64位或者128位,因此优化**t(carry)**更为重要。
全加器的电路设计
1、静态加法器
2、镜像加法器
3、传输门型加法器
4、曼彻斯特进位链加法器(有静态和动态之分)
静态互补CMOS加法器电路
原理:利用逻辑方程直接转变成CMOS电路,进行某些逻辑变换。
这个电路总共需要28个晶体管,面积和速度都比较慢,产生这种现象的原因有以下几点:
- 再进位产生于和产生电路之间堆叠着许多的PMOS管 。
- C0信号的本征负载电容比较大。
对电路进行初步的优化:去除偶数级的反相器。
优化原理:把一个全加器的所有输入反向,则它的说有所有输出也会反相。
镜像CMOS加法器设计
优化原理:取消了进位反相门,PDN和PUN不再是对偶网络。
优化分析:
- 该全加器单元需要24个晶体管,
- NMOS和PMOS链完全对称,在产生的进位的电路的部分,最多有两个管子串联。
传输门型加法器
共24个管子,最大的特点是它的和与进位输出具有相似的延时。
曼彻斯特进位链加法器
动态实现,只用到进位传播和进位产生。
特点:
- 采用动态逻辑降低复杂性和加快速度;
- 预充电时所有中间节点被预充至VDD ,求值时有条件放电;
- 进位链传输管只用N管,节点电容很小,为四个扩散电容;
- 进位链的分布RC本质使传播延时与位数N的平方成正比,因此有必要插入缓冲器;
静态实现,采用进位传播、进位消除、进位产生。
特点:
- 不需要时钟、预充电,可异步工作,一旦给出运算数a,b进位链马上工作,由此可提高速度。
- 采用CMOS , 可降低功耗。
- 如进位链较长时,应在Ci,Ci-1… 回路上插入缓冲级。
数字集成电路设计之加法器相关推荐
- 数字集成电路设计简介及设计方法
简介 数字集成电路(Digital Integrated Circuits,DIC)是一种能够处理数字信号的电路.它由多个数字逻辑电路元件组成,包括逻辑门.寄存器.计数器.加法器.乘法器等.数字集成电 ...
- 【笔记】 数字集成电路设计(一)
[笔记] 数字集成电路设计 书籍:<数字集成电路--电路.系统与设计>(第二版) 第一章 引论 1. 数字设计中需解决的问题 摩尔定律 技术突破才能推动摩尔定律 特征尺寸 28nm是传统制 ...
- VerilogHDL(1)数字集成电路设计方法概述
一.数字集成电路设计方法概述 2.什么是硬件描述语言,其主要的作用是什么? 硬件描述语言是一种用形式化方式来描述数字电路和系统的语言. 它的主要作用是:数字电路系统的设计者利用这种语言可以从上层到下层 ...
- 数字集成电路设计中------各种工程师职责
数字集成电路设计实现流程是个相当漫长的过程,拿手机基带芯片为例,对于3G, 4G, 5G, 工程师最初见到的是无数页的协议文档. 架构师要根据协议来确定:协议的哪些部分可以用软件实现,哪些部分需要用硬 ...
- 入门数字集成电路设计系列(一)——Modelsim安装及破解过程记录
入门数字集成电路设计系列(一) #Modelsim破解教程(记录) Modelsim是由 Mentor Graphics 公司开发的软件,它是世界最优秀的Verilog HDL语言仿真工具,是FPGA ...
- 数字集成电路设计(一、Verilog HDL数字集成电路设计方法概述)
文章目录 集成电路发展 HDL产生 HDL分类 Verilog HDL的发展 Verilog HDL与VHDL Verilog HDL在数字集成电路设计中的优点 组合逻辑电路原理图设计和Verilog ...
- 数字集成电路设计的流程1
数字集成电路设计的流程 芯片验证属于前端 每个阶段的工作 使用的EDA工具,Linux系统(lincense) 三家软件公司,Mentor(questasim).Synopsys(VCS).Caden ...
- 数字集成电路设计入门书籍
本文介绍的是有关数字集成电路的基础入门书籍,涵盖全流程,主要是外文书. 基础概念书籍 <数字集成电路设计基础>(Fundamentals of Digital Logic Design): ...
- 学以致用深入浅出数字信号处理 pdf_Robei |《数字集成电路设计》正式出版啦
原标题:Robei |<数字集成电路设计>正式出版啦 1.背景 <数字集成电路设计>作为电子信息.自动化.微电子.计算机.通信.电子工程等学科专业必修的数字电路技术课程 ,自2 ...
- 数字集成电路设计(六、Verilog HDL高级程序设计举例)
文章目录 1. 数字电路系统设计的层次化描述方式 1.1 Bottom-Up 设计方法 1.2 Top-Down 设计方法 2. 典型电路设计 2.1 加法器树乘法器 2.1.1 改进为两级流水线4位 ...
最新文章
- notepad++及Scintilla
- 解决 python pip install安装速度慢| 版本低|跨过个别错误包
- GUN Global + Vim及其插件 打造Android源码阅读器
- wince6.0 编译报错:error C2220: warning treated as error - no 'object' file generated的解决办法...
- 使用swagger实现在线api文档自动生成 在线测试api接口
- boost::container实现双端队列选项的测试程序
- RTP/RTSP/RTCP 协议详解
- 怎么关超声_肋骨骨折——超声的优势
- css3毛玻璃效果白边问题
- com学习笔记(2)基本的com接口-QueryInterface的实现
- Educational Codeforces Round 18
- 不一样的三一重工:重在选择 —— 三一集团CIO潘睿刚专访系列之一
- python井字棋ai_[Python100行系列]-井字棋游戏
- linux某用户 计划任务,Linux基本计划任务
- 再论DataSet与DataFrame的区别
- Python中main函数
- 关于地理数据坐标转换
- qt Android 按键事件,QT无窗口状态下对键盘事件的监听
- 【题解】 小莫踩蘑菇
- Unix C语言编写基于IO多路复用的小型并发服务器
热门文章
- 如何在photoshop中应用3DLUT预设?ps怎么安装.3dl、.look、.cube预设?
- 未来教育二级MS Office无纸化考试模拟软件
- Idea 格式化代码 Idea设置快捷键 格式化代码
- IDEA代码格式化快捷键
- c语言链表移动北理工,北京理工大学c语言网络教室 链表
- 《用户故事与敏捷方法》读书笔记 04 客户团队
- api arx autocad_应用ARX实现基于AutoCAD平台的参数化绘图
- 查看表空间大小和使用率,增加表空间大小的四种方法
- DoIP诊断概念入门
- linux的文件存取权限,linux文件的存取权限