低电压差分信号传输(Low Voltage Differential

Sig-naling，LVDs)是20世纪90年代才出现的一种新型的适用于高速数据传输的的接口技术，最早由美国国家半导体公司提出，在信号完整性方面有良好的性能，可确保铜导线能够支持千兆位以上的数据传输。这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，并具有低功耗、低误码率、低串扰和低辐射等特点，在计算机、通信设备、消费电子等方面得到了广泛应用，并通过TIA／EIA的确认，成为该组织的标准(ANSI／TIA／EIA-644)。

1 LVDS基本原理和特点

LVDS的工作原理如图1所示。驱动器由一个恒定电流源(通常为3.5

mA)驱动一对差分信号线组成，接收器有很高的DC输入阻抗，几乎不会消耗电流，与传输线阻抗匹配的终端电阻(约为100

Ω)跨接在两条差分信号线上，并尽可能靠近接收器输入端，绝大部分的驱动电流将流经100 Ω的终端电阻，并在接收器输入端产生大约350

mV的压降。当驱动状态反转时，流经电阻的电流方向改变，于是在接收端产生了一个有效“O”或“1”的逻辑状态。

LVDS技术在速度、噪声／EMI、功耗、成本等方面有着众多优点：

高速传输能力LVDS驱动器能以超过155.5

Mb／s的速度驱动双绞线对，距离超过10 m。ANSI／TIA／EIA-644标准中就推荐了655 Mb／s的最大速率和1.923

Gb／s的无失真媒质上的理论极限速率。

低噪声因为低电压摆幅、低边沿速率、奇模式差分信号以及恒流驱动器，LVDS产生的电磁干扰低。当差分传输线紧耦合时，噪声抑制能力更强。

低功耗 LVDS器件用CMOS工艺实现了低的静态功耗；恒流源模式驱动设计降低系统功耗，并极大地降低了Iss的频率成分对功耗的影响。

节省成本LVDS器件用低成本的电缆线和连接器件就可以达到很高的速率。LVDS产生极低的噪声，噪声控制和EMI等问题也迎刃而解。

集成能力强由于可在标准CMOS工艺中实现高速LVDS，因此用LVDS模拟电路集成复杂的数字功能是非常有利的。

此外，由于是低摆幅差分信号技术，其驱动和接收不依赖于供电电压，因此，LVDS比较容易用于低电压系统中而保持同样的信号电平和性能。LVDS内集成的串行化器和解串行化器使它能在一个芯片上集成许多通道。差分信号能承受高电平的切换噪声，因而能用大规模数字电路进行可靠的集成。无论其传输介质是电缆还是PCB走线，都必须与终端匹配，以减少不希望的电磁辐射，提供最佳的信号质量。LVDS接收器具有高度的安全性，当输入引脚均处于浮动状态时，接收器的安全功能可以防止输出出现振荡。LVDS不需要地平面或电源平面的连续性和完整性。

LVDS接口电路的设计

为便于LVDS接口电路的设计，有多家公司生产了专门的LVDS收发器芯片，如NI公司的DS90LV017A驱动器和DS90LV018A接收器、TI公司的SN65LVDS31驱动器和SN65LVDS32接收器、MAXIM公司的MAX9123驱动器和MAX9122接收器等等。不同的芯片又具有不同的电平兼容性，NI公司的DS90LV031/032采用+5V电源供电，可直接与TTL/CMOS信号接口。而MAX9123/9122则采用+3.3V的工作电源，可直接与LVTTL/LVCMOS信号接口，并且MAX9122的数据输入端直接集成了107Ω的终接电阻。

设计LVDS接口，应注意以下几个问题：

1.

根据系统的工作电源配置情况和需要传输的数据电平，合理选用驱动器和接收器芯片，或者根据接口芯片的情况，对被传输的数据首先进行电平转换。如果是TTL/CMOS电平，可直接采用DS90LV031进行传输，在对端用DS90LV032进行接收。而如果传输LVTTL/LVCMOS电平的数据，就可以直接选用MAX9123/9122等低电压接口芯片。

2.

注意阻抗匹配。既要根据接收器输入端的情况确定是否需要外接100Ω终接电阻，同时，要根据PCB的板材和参数合理设计驱动器的线输出阻抗，使其在90～107Ω范围内。PCB传输线要尽可能地短，因为过长的线路，不但传输衰耗加大，降低了传输速率，而且阻抗也容易失配，并可能影响到信号的完整性。

3.

根据数据传输速率和传输电缆长度的关系，确定合适的电缆长度以满足系统的要求。一般地，采用LVDS方式传输数据，假定负载电阻为100Ω，当双绞线长度为10m时，传输速率可达400

Mbps；当电缆长度增加为20m时，速率降为100 Mbps；而当电缆长度为100m时，速率只能达到10 Mbps左右。

4.

多数LVDS接口芯片的使能端在片内没有接上拉或下拉电阻，如果没有驱动信号输入，它们会不确定地被直接与地或Vcc相连，有可能造成逻辑错误。所以，除非有特别说明，接口芯片的使能输入端不要悬空。

图2是采用MAXIM公司的一片MAX9123驱动器和一片MAX9122接收器设计的一个4通道LVDS点对点连接的单工接口。该接口工作电源为+3.3V，驱动器输入和接收器输出数据为LVTTL/LVCMOS电平。

MAX9123/9122是四驱动器/接收器芯片，采用表面封装形式、直通型引出脚，而且MAX

9122数据输入端内部并接有107Ω的电阻，不需要在电缆上再外接终端电阻了，这有助于简化PCB板设计和降低线间串扰。该接口采用实时传输(使能端接固定电平)，传输速率最高可达500

Mbps。

lvds接口定义

lvds接口定义

LVDS接口是LCD Panel通用的接口标准，以8-bit

Panel为例，包括5组传输线，其中4组是数据线，代表Tx0+/Tx0-...

Tx3+/Tx3-。还有一组是时钟信号，代表TxC+/TxC-。相应的在Panel一端有5组接收线。如果是6-bit

Panel则只有3组数据线和一组时钟线。

LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。LVDS即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。目前，流行的LVDS技术规范有两个标准：一个是TIA/EIA(电讯工业联盟/电子工业联盟)的ANSI/TIA/EIA－644标准，另一个是IEEE

1596.3标准。

20PIN单6定义：

1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16空 17空 18空 19 空 20空

每组信号线之间电阻为(数字表120欧左右)

20PIN双6定义：

1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3- 18：RO3+

19：CLK1- 20：CLK1+

每组信号线之间电阻为(数字表120欧左右)

20PIN单8定义：

1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：R3- 17：R3+

每组信号线之间电阻为(数字表120欧左右)

30PIN单6定义：

1：空2：电源3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：空- 21：空 22：空 23：空 24：空 25：空 26：空 27：空 28空 29空 30空

每组信号线之间电阻为(数字表120欧左右)

30PIN单8定义：

1：空2：电源3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：R3- 21：R3+ 22：地 23：空 24：空 25：空 26：空 27：空 28空 29空 30空

每组信号线之间电阻为(数字表120欧左右)

30PIN双6定义：

1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：地 17：RS0- 18：RS0+ 19：地 20：RS1- 21：RS1+ 22：地