半导体栅极侧墙工艺的来龙去脉

在相对先进的半导体制程工艺中，在栅极两侧会有多层侧墙结构，对其产生过程及机理进行梳理总结如下：

基础知识：侧墙工艺利用干法蚀刻的各向异性特性，不需要Mask，Dep后进行干法蚀刻，台阶位置产生侧墙。

侧墙工艺示意图

热载流子效应：漏极电压升高，耗尽区宽度增加，但耗尽区宽度不足以抵消电势差，载流子在强电场作用下形成高能载流子，成为热载流子，进入栅极/衬底形成电流/引发闩锁效应。

————————————————————————

＞800nm工艺：无热载流子效应影响，无侧墙工艺。

↓ ↓ ↓ ↓ ↓
推动力：器件尺寸继续减小热载流子效应严重，使器件失效。
↓ ↓ ↓ ↓ ↓
DDD工艺(双扩散漏)：源漏极掺杂不同质量的掺杂离子，进行退火工艺，因扩散速度的不同，在源漏极扩展区形成低浓度扩散区，即而形成轻掺杂缓变结，降低峰值电场强度。
缺点(动力)：①短沟道效应严重(阈值电压明显降低)；②难控制源漏极与衬底间杂质分部；

DDD工艺结构示意图

↓ ↓ ↓ ↓ ↓
LDD工艺(轻掺杂漏)：在漏极与沟道之间形成很一层很薄的轻掺杂区，降低漏极附近峰值电场强度，消弱热载流子效应。
随之开发出栅极侧墙工艺，在侧墙形成前进行轻掺杂工艺，形成侧墙后再进行源漏掺杂，即形成LDD结构。

LDD结构示意图

↓ ↓ ↓ ↓ ↓
800nm—350nm工艺：侧墙介质为SiO2 （TEOS工艺(Tetraethoxy Silane)中实际生成为有机硅化物 (OC2H5)4 厚度约2000A）。

单层侧墙结构示意图

↓ ↓ ↓ ↓ ↓
动力：器件尺寸继续减小遇到问题：① 形成侧墙的干刻工艺不易控制，易损伤硅衬底造成电性不良；② 栅极&漏极距离减小SiO2介质起不到好的隔离效果。
↓ ↓ ↓ ↓ ↓
350nm—180nm工艺：侧墙介质为SiO2+Si3N4 ，SiO2 200A左右，Si3N4 1500A左右。
效果：SiO2作为干刻停止层，Si3N4有较好的隔离效果。

双层侧墙结构示意图

↓ ↓ ↓ ↓ ↓
动力：器件尺寸继续减小遇到问题：Si3N4应力过大影响器件电学特性，导致器件漏电、饱和电流降低等问题。
↓ ↓ ↓ ↓ ↓
180nm—90nm工艺：侧墙介质SiO2+Si3N4+SiO2(ONO三明治结构) 200A左右+400A左右+SiO2 1000A左右，
效果：Si3N4减薄、两层SiO2有效控制Si3N4应力影响。

ONO结构侧墙示意图

↓ ↓ ↓ ↓ ↓
动力：器件尺寸继续减小遇到问题：栅极与漏极间寄生电容增大影响器件开关速度。

寄生电容示意图

↓ ↓ ↓ ↓ ↓
90nm以下工艺：双重侧墙工艺：(SiO2+Si3N4)+(SiO2+Si3N4+SiO2) (50A+150A)+(150A+350A+1000A) .
效果：增大了栅极与漏极LDD区宽度，有效控制寄生电容影响。

双重侧墙结构示意图

总结来说，在摩尔定律的推动下，晶体管尺寸不断缩小，在这个过程中漏电问题、寄生电容问题阻碍尺寸进一步缩小，为解决两方面问题引入LDD轻掺杂工艺，其中包括侧墙工艺。随着晶体管尺寸进一步缩小，侧墙工艺也在不断改进，形成了目前的多层结构。

半导体栅极侧墙工艺的来龙去脉相关推荐

7价半导体掺杂_掺杂工艺（一）
概述半导体材料的独特性质之一是它们的导电性和导电类型(N型或P型)能被产生和控制.在本章中,描述在晶圆内和表面上特别的小块导电区和PN结的形成.介绍扩散和离子注入两种掺杂技术的原理和工艺. 简介使晶 ...
【半导体先进工艺制程技术系列】FinFET工艺流程
1.硅衬底制备: 2.淀积SiO2和Si3N4作为硬掩膜版: 3.淀积多晶硅辅助层: 4.通过光刻和刻蚀形成硬掩膜版辅助层: 5.淀积SiO2:通过控制淀积时间来控制SiO2的厚度,从而控制Fin的宽 ...
FinFET工艺流程图
FinFET工艺流程学习总结 1.FinFET简介 1.1 主要特点 1.2 分类 2.FinFET工艺流程 2.1 Fin结构的制造步骤和工艺细节 2.1.1 SADP工艺方法制作Fin的流程图 2 ...
Xilinx 28nm FPGA （7系列FPGA）技术概述
写在前面本文主要翻译自Xilinx白皮书<WP312,Xilinx Next Generation 28 nm FPGA Technology Overview>,蓝色字体部分是我的理解 ...
【半导体先进工艺制程技术系列】SOI技术（下）
SOI技术简介.SIMOX技术.BESOI技术.Smart-Cut技术详见:<[半导体先进工艺制程技术系列]SOI技术(上)> PD-SOI技术.翘曲效应.寄生双极晶体管效应.自加热效应. ...
启方半导体基于二代0.13微米嵌入式闪存技术的汽车半导体工艺即将量产
韩国唯一一家纯晶圆代工公司启方半导体(Key Foundry) 宣布,该公司已成功开发出面向汽车半导体应用的第二代0.13微米嵌入式闪存工艺,年内就将全面投入量产. 五年多来,启方半导体借助第一代0. ...
晶体管的栅极gate 材料选用多晶硅polysilicon，并采用自对准工艺 self-aligned IC后端版图【VLSI】
晶体管的栅极gate 材料选用多晶硅polysilicon,并采用自对准工艺 self-aligned IC后端版图 [VLSI] 基础:MOS管通过栅极上所加的电压控制漏极与源极之间电 ...
《炬丰科技-半导体工艺》硅片清洗条件下薄氧化物特性的研究
书籍:<炬丰科技-半导体工艺> 文章:硅片清洗条件下薄氧化物特性的研究编号:JFKJ-21-550 作者:炬丰科技摘要栅极氧化物的特性很大程度上取决于清洗过程中使用的最后一种化学溶液 ...
《炬丰科技-半导体工艺》--技术资料合集26
一:<半导体晶圆自动清洗设备> 二:<半导体清洗技术面临变革> 三:<杂质污染物对器件性能的影响> 四:<硅研磨片超声波清洗技术的研究> 五:<新 ...

半导体栅极侧墙工艺的来龙去脉

半导体栅极侧墙工艺的来龙去脉相关推荐

最新文章

热门文章