verilog中的timescale用法

timescale是Verilog HDL 中的一种时间尺度预编译指令，它用来定义模块的仿真时的时间单位和时间精度。格式如下：

`timescale 仿真时间单位/时间精度

注意：用于说明仿真时间单位和时间精度的数字只能是1、10、100，不能为其它的数字。而且，**时间精度不能比时间单位还要大。最多两则一样大。**比如：下面定义都是对的：

`timescale 1ns/1ps
`timescale 100ns/100ns

下面的定义是错的：

`timescale 1ps/1ns

时间精度就是模块仿真时间和延时的精确程序，比如：定义时间精度为10ns，那么时序中所有的延时至多能精确到10ns，而8ns或者18ns是不可能做到的。
在编译过程中,timescale指令影响这一编译器指令后面所有模块中的时延值，直至遇到另一个timescale指令resetall指令。
在verilog中是没有默认timescale的，一个没有指定timescale的verilog模块就有可能错误的继承了前面编译模块的无效timescale参数.

verilog中的timescale用法相关推荐

verilog中的timescale用法（转）
/*********************************************************************/ 作者:IT小方来源:CSDN 原文:https://b ...
verilog 中的 timescale
原文链接:https://blog.csdn.net/qq_16923717/article/details/81099833 timescale 的语法 timescale 是 Verilog 中的 ...
verilog中的signed用法
1.signed的真正作用是决定如何对操作数扩位的问题.verilog中的加法和乘法操作前,会先对操作数据扩位成结果相同的位宽,然后进行加法或者乘法处理.比如a/b都为4位数据,c为5位数据,c = ...
Verilog中forever的用法
在Verilog中,forever是一个循环语句,它会不断重复执行其中的代码块,直到模拟器停止. forever语句的语法如下: foreverbegin//执行代码块end 下面是一个简单的例子,展 ...
Verilog 中的 ^ 的用法
复习函数和任务中总遇到^,让我疑惑, cal_parity = ^address; 这个不是异或吗?怎么可以这么用呢? 难道意思是:cal_parity = cal_parity ^ address( ...
Verilog中repeat的用法
repeat 循环语句执行指定循环数,如果循环计数表达式的值不确定,即为 x 或z 时,那么循环次数按 0 处理.repeat 循环语句的语法为: repeat(循环次数表达式) be ...
Verilog中inout的用法（二）
芯片外部引脚很多都使用 inout 类型的,为的是节省管腿.一般信号线用做总线等双向数据传输的时候就要用到 INOUT 类型了.就是一个端口同时做输入和输出. inout 在具体实现上一般用三态门来 ...
Verilog中inout的用法
芯片外部引脚很多都使用 inout 类型的,为的是节省管腿.一般信号线用做总线等双向数据传输的时候就要用到 INOUT 类型了.就是一个端口同时做输入和输出. inout 在具体实现上一般用三态门来 ...
Verilog中generate的用法
Generate 语句基本概念 generate 语句可以动态地生成 Verilog 代码,常用于编写许多结构相同但参数不同的赋值语句或逻辑语句,方便参数化模块的生成.generate 语句主要有以下 ...

verilog中的timescale用法

verilog中的timescale用法相关推荐

最新文章

热门文章