ZYNQ Vivado address editor

可以为每个从总线接口定义一个存储器映射，它由一个或多个地址块，存储区和子空间映射元素组成。可以通过从属接口访问存储器映射。映射总线从站为总线的地址空间贡献的内存。下表描述了寻址上下文中常用的术语。重要的是要熟悉这些术语，因为IP Integrator标记的任何与寻址相关的消息都应使用这些术语。理解这些术语将有助于采取适当措施来解决所有相关问题。

Bus Interface IP与总线的接口。通过将总线接口链接在一起来连接块。总线接口分为三类：
1.主机-主机接口是一种接口模式，用于在总线上启动事务（例如读取或写入）。主接口往往具有关联的地址空间（即，具有程序员视图的地址空间）。
2.从设备-从接口是一种终止或使用由主接口发起的事务的接口模式。从接口通常包含有关可通过从接口访问的寄存器的信息。
3.系统-系统接口既不是主接口也不是从接口；此接口模式允许与总线（例如外部仲裁器）建立专门的（或非标准的）连接。系统接口可用于处理总线规范未涵盖的情况或偏离总线规范标准的情况。

Address Space 地址空间定义为存储器的逻辑可寻址空间。可以为每个主总线接口分配一个逻
辑地址空间。地址空间实际上是程序员从主界面中看到的视图。地址空间可以划分为一个或多
个地址段。主接口只能引用一个地址空间。

Address Block 地址块描述了单个连续的内存块，它是内存映射的一部分。

Slave Segment 具有关联的从接口（可通过网络访问）的地址块。从接口可以在单个内存映射中引用多个地址块。

Address Range 指定地址空间或地址块的总可寻址范围。这是地址空间的大小。地址范围必须是2的幂（即2 ^ N）。地址偏移量和地址范围通过对齐方式耦合。也就是说，地址偏移中必须有足够的“零” LSB来覆盖地址范围。

High Address 这是特定分配段中的最后一个可寻址地址。它会根据“偏移地址”和“范围”值自动进行自我调整。

Bridge 桥接器描述了在从属接口和主接口之间的IP上的互连，该互连位于相同或不同类型的单独总线上。桥接器描述了总线接口之间的内部点对点连接。网桥可以具有多个地址空间，支持内存映射和重新映射，并且只能具有直接接口。地址信息从桥的从接口到主接口的传输是通过分配给主接口的地址空间完成的。该地址空间定义了此主接口的可见地址范围。有两种桥接类型：
1. 透明网桥，其中地址没有从从接口修改到主接口的地址空间。
2. 一个不透明桥，从从属接口到主接口的地址空间中的地址被修改（例如，被基地址偏移）。如果网桥是不透明的，则整个地址范围都由网桥映射，并且没有间隙。

Aperture 是主地址空间内的一个窗口，指定为地址偏移量和地址范围，用于查看从机段的一部分。从站段代表特定外围设备或存储设备的物理存储器。默认情况下，地址空间配置有覆盖其整个地址范围的单个光圈，从而允许访问单个从属段。但是，地址空间也可能将其可用的地址范围划分为多个对齐的光圈，从而使我们可以访问多个主段（每个光圈一个）。光圈可能不会重叠。

按照约定：

•内存映射以引用它们的从接口引脚命名，例如，S_AXI接口引用S_AXI内存映射，尽管这不是必需的。

•地址空间名称与其用法有关；例如，MicroBlaze处理器具有数据地址空间和指令地址空间。每个从接口引脚的内存映射包含从段或bd_address_seg对象。

这些地址段对应于该从站的地址解码窗口。典型的AXI4-Lite从站只有一个地址段，代表一个存储器范围。但是，某些从站（例如网桥）具有多个地址段，或每个地址解码窗口的地址范围。当从站段映射到主站地址空间时，IP集成器将创建一个主站bd_address_seg对象，将从站的地址段映射到主站。 Vivado®IP集成商可以为设计中的所有从站自动分配地址。但是，您也可以使用地址编辑器手动分配地址。提示：仅当逻辑示意图包含用作总线主控器的IP块（例如MicroBlaze处理器）或存在外部总线主控器（IP集成器之外）时，“地址编辑器”窗口才会打开。单击设计画布上方的“地址编辑器”窗口。在地址编辑器中，您可以查看从站的地址段，并将它们映射到主站中的地址空间。如果您没有先生成地址就从IP集成器模块设计（BD）生成RTL，则IP集成器会提示您此时自动分配地址。您还可以通过在“偏移地址”和“范围”列中输入值来手动设置地址。主机（例如处理器）通过设备寄存器与外围设备通信。在主机的整个存储空间内为每个外围设备分配一个存储块。 IP集成商遵循行业标准IP-XACT数据格式，以捕获内存需求和端点主从之间的功能。 IP集成器提供了一个地址编辑器，可将这些内存范围分配给不同外设的主/从接口。主接口和从接口各引用特定的存储器对象。

ZYNQ Vivado address editor相关推荐

程序设计综合实践 2.1
给定一个含n个整数顺序存储的线性表,按分治法思路,采用二分策略,设计一个求出其最大值和最小值算法,编写相应测试程序.要求使用分治法设计出其中求最大值.最小值组合的递归算法. 输入格式: 若干整数,个数 ...
Vivado的helloword程序：硬件工程部分
硬件平台:ZedBoard 软件平台:vivado2013.3 本示例通过综合.实现,生成比特流,发送到SDK实现. 启动vivado并且创建一个项目根据提示操作一步步创建新项目的时候记得选择RTL ...
zynq网络时钟控制寄存器_【干货分享】ZYNQ开发基本流程
ZYNQ概述 ZYNQ内部包含PS和PL两部分,PS中包含以下4个主要功能模块: Application processor unit (APU) Memory interfaces I/O peri ...
zynq中mgtx应用_【干货分享】ZYNQ常用外设设计（上）
2. IO的电压为1.8V. 3. 默认使用的参数为:115200波特率以及其他对应参数,见图 21. Step2: 在Vivado的Block Design中配置ZYNQ7 Processing S ...
ZYNQ C++ 访问PL物理地址
Linux 下应用程序要通过设备驱动程序来访问外设.这就需要在设备树中添加设备,并且编写设备驱动程序.这是比较复杂的工作. 在ZYNQ 中,PL 端的外围电路通过AXI 4 接口与PS 连接.peta ...
ZYNQ开发系列——hw_platform包和BSP包中的一些理解
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档 ZYNQ开发系列--hw_platform包和BSP包中的一些理解前言 hw_platform BSP包前言前面我们完成了PS输 ...
AXI CDMA Linux user space example on Zynq UltraScale+ RFSoC
参考链接:https://forums.xilinx.com/t5/Design-and-Debug-Techniques-Blog/AXI-CDMA-Linux-user-space-example ...
【Vivado】Xilinx UG994 Addressing for Block Designs
目录写在前面 Block Designs 的寻址寻址概述寻址结构概念术语使用地址编辑器编辑器行编辑器视图组编辑栏编辑地址为外部段分配多个地址范围从地址编辑器导出或导入地址映射 ...
ZYNQ学习之路4.ZYNQ通过GP口读取PL内部RAM数据
实验环境:window 7 64 bit, vivado 2017.1, ZTURN board. 参考手册:Xilinx Distributed Memory Generator 在ZYNQ开发中, ...

ZYNQ Vivado address editor

ZYNQ Vivado address editor相关推荐

最新文章

热门文章