Xilinx Altera FPGA中的逻辑资源（Slices VS LE)比较

前言

经常有朋友会问我，“我这个方案是用A家的FPGA还是X家的FPGA呢？他们的容量够不够呢？他们的容量怎么比较呢？”当然，在大部分时候，我在给客户做设计的时候，直接会用到最高容量的产品，因为我们的产品对成本不敏感。不过，在此还是比较一下两家的产品，简单写写一些自己的想法，供大家参考，如有不对的地方，还请指正！

进入正题

要比较Xilinx和Altera的FPGA，就要清楚两个大厂FPGA的结构，由于各自设计的不同，两家的FPGA结构各不相同，参数也各不相同，但可以统一到LUT(Look-Up-Table)查找表上。

下图就是A家的Cyclone IV系列片子的参数：

可以看到，A家的片子，用的是LE这个术语。

而下图是X家的Spartan-6 片子资料:

X家用的是CLB这个术语作为基本单元。

再看看两家的基本单元有何不同：

A家的LE如下图：

就是一个4输入LUT+FF构成

而X家的CLB如下:

一个CLB由2个SLICE构成，一个SLICE含有4个6输入LUT，所以LUT=8*CLB。

这样的话，可以较比一下。EP4CE6基本就和XC6SLX9一个级别。。。。当然A家的片子是4输入LUT远比不上X家的6输入LUT。而X家的S-6片子，一个Slice内部有4个lut，8个FF。简而言之，一个Slice=四个LE。要注意的是A家C5以下的片子是4输入LUT而X家的是6输入LUT，差别也较大。如果不考虑FF，那么一个X家的slice=4个A家的LE。例如XC6SLX16含有2278个slices=EP4CE10（9000LE）的样子。当然，S-6的FF多一倍，达到了18224个。

在Virtex-5中（我们的设计大部分是Virtex，V5V6V7），一个Slice包含了4个LUT和4个FF。所以单纯从逻辑资源来看，S-6一个Slice比V-5的Slice强。当然V5的GTPGTX等等还有IO数量是S-6赶不上的。当然，A家的Cyclone V系列的片子，内部和前几代完全不同，采用了从高端的Stratix系列下放的技术，在新设计时，值得推荐~！

Xilinx Altera FPGA中的逻辑资源（Slices VS LE)比较相关推荐

FPGA基础知识2（Xilinx Altera FPGA中的逻辑资源 --Slices VS LE比较）
来源:http://www.union-rnd.com/xilinx-vs-altera-slices-vs-les/ 前言经常有朋友会问我,"我这个方案是用A家的FPGA还是X家的FPG ...
FPGA基础知识 2（Xilinx/Altera FPGA 中的逻辑资源--Slices VS LE 比较）
前言经常有朋友会问我,"我这个方案是用A家的FPGA还是X家的FPGA呢?他们的容量够不够呢?他们的容量怎么比较呢?"当然,在大部分时候,我在给客户做设计的时候,直接会用到最高容 ...
Xilinx Altera FPGA中的逻辑资源（Slices VS LE)比较
前言经常有朋友会问我,"我这个方案是用A家的FPGA还是X家的FPGA呢?他们的容量够不够呢?他们的容量怎么比较呢?"当然,在大部分时候,我在给客户做设计的时候,直接会用到最高容 ...
Xilinx FPGA中全局时钟资源的使用方法
1. IBUFG 即输入全局缓冲,是与专用全局时钟输入管脚相连接的首级全局缓冲.所有从全局时钟管脚输入的信号必须经过IBUFG单元,否则在布局布线时会报错.IBUFG支持AGP,CTT,GTL,GTL ...
altera fpga 型号说明_A/X家FPGA架构及资源评估
欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好最大的FPGA纯工程师社群评估对比xilinx以及altera两家FPGA芯片逻辑资源. 首先要说明, 现今FPGA除了常 ...
FPGA 设计怎样进行面积优化（逻辑资源占用量优化）
FPGA面积优化 1 对于速度要求不是非常高的情况下,我们能够把流水线设计成迭代的形式,从而反复利用FPGA功能同样的资源. 2 对于控制逻辑小于共享逻辑时,控制逻辑资源能够用来复用,比如FIR滤波器 ...
关于fpga的语言逻辑异步电路同步时序电路终于读懂了
原文链接: http://m.elecfans.com/article/575270.html 从大学时代第一次接触FPGA至今已有10多年的时间,至今记得当初第一次在EDA实验平台上完成数字秒表.抢 ...
FPGA 中时钟信号的总结
数字电路中,时钟是整个电路最重要.最特殊的信号. 第一, 系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错. 第二, 时钟信号通常是系 ...
FPGA中LUT设计
在FPGA中,实现逻辑的基本单元是查找表(LUT)而非基本门电路.目前的FPGA中,单一LE或者Cell通常能实现至少4输入查找表的逻辑功能. 4输入查找表可以看成是具有4位地址1位数据的存储器,能够 ...

Xilinx Altera FPGA中的逻辑资源（Slices VS LE)比较

前言

进入正题

Xilinx Altera FPGA中的逻辑资源（Slices VS LE)比较相关推荐

最新文章

热门文章