设计一可控同步四进制可逆计数器, 其由输入X1, X2控制, 用D触发器和74151及必要的门电路实现

功能表
X1	X2	功能
0	0	保持
0	1	减计数
1	0	加计数
1	1	不允许出现

根据功能表, 有状态表.

状态表
X2	X1	Q1	Q0	Q1*	Q0*	Z	功能
0	0	0	0	0	0	0	保持
0	0	0	1	0	1	0	保持
0	0	1	0	1	0	0	保持
0	0	1	1	1	1	0	保持
0	1	0	0	0	1	0	加计数
0	1	0	1	1	0	0	加计数
0	1	1	0	1	1	0	加计数
0	1	1	1	0	0	1	加计数
1	0	0	0	1	1	1	减计数
1	0	0	1	0	0	0	减计数
1	0	1	0	0	1	0	减计数
1	0	1	1	1	0	0	减计数
1	1	0	0	×	×	×	不允许
1	1	0	1	×	×	×	不允许
1	1	1	0	×	×	×	不允许
1	1	1	1	×	×	×	不允许

根据状态表, 得到状态激励表.

状态激励表
X2	X1	Q1	Q0	D1	D0	Z	功能
0	0	0	0	0	0	0	保持
0	0	0	1	0	1	0	保持
0	0	1	0	1	0	0	保持
0	0	1	1	1	1	0	保持
0	1	0	0	0	1	0	加计数
0	1	0	1	1	0	0	加计数
0	1	1	0	1	1	0	加计数
0	1	1	1	0	0	1	加计数
1	0	0	0	1	1	1	减计数
1	0	0	1	0	0	0	减计数
1	0	1	0	0	1	0	减计数
1	0	1	1	1	0	0	减计数
1	1	0	0	×	×	×	不允许
1	1	0	1	×	×	×	不允许
1	1	1	0	×	×	×	不允许
1	1	1	1	×	×	×	不允许

用6片74151和3片非门组成3个16选1数据选择器, 以此实现D0、D1和Z的逻辑表达式.

根据上面的分析, 绘制电路的原理图.

设计一可控同步四进制可逆计数器, 其由输入X1, X2控制, 用D触发器和74151及必要的门电路实现相关推荐

设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74153及必要的门电路实现
本题与设计"设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74151及必要的门电路实现"的设计思路大致相同, 只是在实现D1.D2和Z的逻辑表达式时有些许 ...
设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74153及必要的芯片实现
本题与设计"设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74151及必要的门电路实现"的设计思路大致相同, 只是在实现D1.D2和Z的逻辑表达式时有些许 ...
同步四进制加减法可逆计数器设计(D触发器+74153)
好久没更新博客了, 很高兴今天又与大家见面了. 昨天有朋友问道这样一个问题"该如何使用最少数量的D触发器和四选一数据选择器74153接成同步四进制加减法可逆计数器": 从这个问题中 ...
经典同步时序逻辑电路分析汇总(第六道)(同步四进制可逆加减法计数器)
题: 分析该时序逻辑电路的功能, 写出电路的驱动方程.状态方程和输出方程, 画出电路的状态转换图和时序图. 分析: 第一步, 根据电路逻辑图写出驱动方程和输出方程. (由于书中Y的接法不合理, 我将 ...
同步四进制可逆加减法计数器分析
(10分)分析下图电路, 写出驱动方程.状态方程, 并画出状态转换图, 之后判断该电路实现的逻辑功能. 分析同步时序逻辑电路时要遵循的思维过程: ①确定触发器类型(JK触发器/D触发器/......) ...
同步四进制加法计数器(JK)
74160同步置数法接成同步四进制计数器
四进制加法（运算符重载）
题目描述定义一个四进制的类,重定义"+"号实现四进制数的累加. 输入第一行输入所需要的四进制数的个数第二行开始,依次输入四进制数输出所有输入四进制数累加的和输入样例1 ...
华中科技大学数电实验--第6关：16进制可逆计数器设计
写在前面:做了这个实验部分关卡之后,只想说"设计关卡的人水平真次-(此处省略若干文明用语)",所以决定和大家分享一下自己觉得苦难的关卡的思路,(本人也是水平有限,以下仅)供困惑时参 ...

设计一可控同步四进制可逆计数器, 其由输入X1, X2控制, 用D触发器和74151及必要的门电路实现

设计一可控同步四进制可逆计数器, 其由输入X1, X2控制, 用D触发器和74151及必要的门电路实现相关推荐

最新文章

热门文章