同步四进制可逆加减法计数器分析

(10分)分析下图电路, 写出驱动方程、状态方程, 并画出状态转换图, 之后判断该电路实现的逻辑功能.

分析同步时序逻辑电路时要遵循的思维过程:

①确定触发器类型(JK触发器/D触发器/......) -> ②写出触发器状态特性方程 -> ③根据逻辑图写出输出方程, 并作可能的化简, -> ④根据逻辑图写出激励方程组, 并作可能的化简, -> ⑤将求出的激励方程组代入触发器状态特性方程, 求出次态方程组, -> ⑥根据求出的次态方程组列状态表, -> ⑦根据绘制好的状态表绘制状态图, -> ⑧仔细观察状态图, 寻找状态转换规律, 最终分析出电路的逻辑功能.

对于Y的推理, 不建议像图片中这样做(我的推理走了弯路) : 应从 $Y=\overline{ \overline{\overline{A}{Q_{1}}^{n}{Q_{2}}^{n}} \cdot \overline{A \cdot \overline{{Q_{1}}^{n}} \cdot \overline{{Q_{2}}^{n}}} }$ 入手.

Y=1时, $\overline{\overline{A}{Q_{1}}^{n}{Q_{2}}^{n}} \cdot \overline{A \cdot \overline{{Q_{1}}^{n}} \cdot \overline{{Q_{2}}^{n}}}=0$ , 那么 $\overline{\overline{A}{Q_{1}}^{n}{Q_{2}}^{n}}=0$ 或 $\overline{A \cdot \overline{{Q_{1}}^{n}} \cdot \overline{{Q_{2}}^{n}}}}=0$ , 则 $\overline{A}{Q_{1}}^{n}{Q_{2}}^{n}=1$ 或 $A \cdot \overline{{Q_{1}}^{n}} \cdot \overline{{Q_{2}}^{n}}}=1$ .

有了该结论, 我们可以轻松地填充图示卡诺图, 并得出Y的最简与或表达式.

同步四进制可逆加减法计数器分析相关推荐

经典同步时序逻辑电路分析汇总(第六道)(同步四进制可逆加减法计数器)
题: 分析该时序逻辑电路的功能, 写出电路的驱动方程.状态方程和输出方程, 画出电路的状态转换图和时序图. 分析: 第一步, 根据电路逻辑图写出驱动方程和输出方程. (由于书中Y的接法不合理, 我将 ...
同步四进制加减法可逆计数器设计(D触发器+74153)
好久没更新博客了, 很高兴今天又与大家见面了. 昨天有朋友问道这样一个问题"该如何使用最少数量的D触发器和四选一数据选择器74153接成同步四进制加减法可逆计数器": 从这个问题中 ...
设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74153及必要的门电路实现
本题与设计"设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74151及必要的门电路实现"的设计思路大致相同, 只是在实现D1.D2和Z的逻辑表达式时有些许 ...
设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74153及必要的芯片实现
本题与设计"设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74151及必要的门电路实现"的设计思路大致相同, 只是在实现D1.D2和Z的逻辑表达式时有些许 ...
jk触发器改为四进制_异步计数器 || 计数器的分类 ||异步二进制十进制|| 74290 8421 5421 || 数电...
异步计数器 || 计数器的分类 || 异步二进制十进制 || 74290 || 数电这一节介绍异步二进制计数器. 计数器功能: 计数器是对输入脉冲个数进行计数的时序电路. 计数器除了直接用于计数 ...
同步四进制加法计数器(JK)
74160同步置数法接成同步四进制计数器
设计一可控同步四进制可逆计数器, 其由输入X1, X2控制, 用D触发器和74151及必要的门电路实现
功能表 X1 X2 功能 0 0 保持 0 1 减计数 1 0 加计数 1 1 不允许出现根据功能表, 有状态表. 状态表 X2 X1 Q1 Q0 Q1* Q0* Z 功能 0 0 0 0 0 0 ...
51单片机实验——按键外部中断实现四进制计数器
1.实验题目: 设计一个通过触发外部中断INT1实现的在0-3之间计数(四进制)的计数器,并通过P1.6和P1.7端口上的LED,显示计数的值. 2.KEIL代码 #include <reg51 ...

同步四进制可逆加减法计数器分析

同步四进制可逆加减法计数器分析相关推荐

最新文章

热门文章