经典同步时序逻辑电路分析汇总(第六道)(同步四进制可逆加减法计数器)

题: 分析该时序逻辑电路的功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图和时序图.

分析:

第一步, 根据电路逻辑图写出驱动方程和输出方程.

(由于书中Y的接法不合理, 我将Y的接线情况做了些许修改)

第二步, 根据驱动方程求状态方程.

第三步, 根据状态方程绘制状态表.

第四步, 根据状态表绘制状态图.

第五步, 根据状态图分析电路的逻辑功能.

从绘制的状态图中可以看出, 当输入A=0时, 电路按照00->01->10->11->00的规律变化; 当输入A=1时, 电路按照00->11->10->01->00的规律变化——A=0时, 电路实现同步四进制加法计数过程, A=1时, 电路实现同步四进制减法计数过程: 在减法计数过程中, 电路状态为00时输出Y=1, 其它状态的输出Y=0; 在加法计数过程中, 电路状态为11时输出Y=1, 其它状态的输出Y=0. 综上所述, 该电路实现了同步四进制可逆加减法计数器的功能,且可以自启动.

经典同步时序逻辑电路分析汇总(第六道)(同步四进制可逆加减法计数器)相关推荐

同步四进制可逆加减法计数器分析
(10分)分析下图电路, 写出驱动方程.状态方程, 并画出状态转换图, 之后判断该电路实现的逻辑功能. 分析同步时序逻辑电路时要遵循的思维过程: ①确定触发器类型(JK触发器/D触发器/......) ...
同步时序逻辑电路分析——数电第六章学习
同步时序逻辑电路分析概述同步时序分析工具状态转换表例子状态转换图时序图同步时钟分析完整流程例1 例2 概述在之前所讨论的组合逻辑电路中,任一时刻的输出信号仅取决于当时的输入信号.但在 ...
同步四进制加减法可逆计数器设计(D触发器+74153)
好久没更新博客了, 很高兴今天又与大家见面了. 昨天有朋友问道这样一个问题"该如何使用最少数量的D触发器和四选一数据选择器74153接成同步四进制加减法可逆计数器": 从这个问题中 ...
【数字逻辑】学习笔记第五章 Part2 时序逻辑电路(分析与设计)
文章目录一.时序逻辑电路分析 1. 同步时序逻辑电路分析 (1) 分析目的 (2) 分析方法 (3) 分析步骤 2. 例题A (1) 写方程组 (2) 根据方程组列出状态转移真值表 (3) 根据状态 ...
数字逻辑 Chapter 5——同步时序逻辑电路
5.1 时序逻辑电路概述 5.1.1 时序逻辑电路描述方法若逻辑电路在任何时刻产生的稳定输出信号不仅与电路在该时刻的输入信号有关,还与电路过去的输入信号有关,则称为时序逻辑电路. 根据电路中是否有统 ...
同步时序逻辑电路的设计
同步时序逻辑电路的设计,就是根据逻辑问题的具体要求,结合同步时序逻辑电路的特点,设计出能够实现该逻辑功能的最简同步时序电路. 同步时序逻辑电路中含有组合逻辑电路部分和存储电路部分,组合电路的设计在之前 ...
同步时序逻辑电路功能分析之110序列检测器
下面的分析过程完整地展示了分析同步时序逻辑电路的步骤. 下图中的电路是一个110序列检测电路, 即在三次连续的有效脉冲(这里为上升沿)下输入1 1 0, 输入Y会产生一个有效的脉冲(这里为上升沿).
同步时序逻辑电路功能分析之同步六进制减法计数器
由电路的状态表可以推断出这里的JK触发器采用下降沿触发方式(在绘制时序图时要和上升沿触发方式的JK触发器的绘制方式区分开来). 从下面绘制的状态图中我们可以看出, 该同步时序逻辑电路具有自启动功能.
设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74153及必要的门电路实现
本题与设计"设计一可控同步四进制可逆计数器, 其由输入X1,X2控制, 用D触发器和74151及必要的门电路实现"的设计思路大致相同, 只是在实现D1.D2和Z的逻辑表达式时有些许 ...

经典同步时序逻辑电路分析汇总(第六道)(同步四进制可逆加减法计数器)

经典同步时序逻辑电路分析汇总(第六道)(同步四进制可逆加减法计数器)相关推荐

最新文章

热门文章