一、脚本内容

LAB_DIR = /home/cyl/target/personal/sync_fifo
#LAB_DIR = /home/cyl/target/personal/async_fifo
#LAB_DIR = /home/cyl/target/personal/uart
#LAB_DIR = /home/cyl/target/personal/uartnew
#LAB_DIR = /home/cyl/target/personal/spi
#LAB_DIR = /home/cyl/target/personal/apb
#LAB_DIR = /home/cyl/target/personal/ahb2apb
DFILES = $(LAB_DIR)/*.v all:clean elab run verdielab:vcs -full64 -LDFLAGS -Wl,-no-as-needed -debug_acc+all -timescale=1ns/1ps \-fsdb -sverilog -l comp.log \${DFILES}run:./simv -l run.logrung:./simv -gui -l run.logverdi:verdi ${DFILES} \-ssf ./*.fsdb &clean:rm -rf  AN.DB \rm -rf  DVEfiles \rm -rf  csrc \rm -rf  simv.* \rm -rf  *simv \rm -rf  inter.vpd \rm -rf  ucli.key \rm -rf  *.log \rm -rf  verdiLog \rm -rf  novas* \rm -rf  *.fsdb

二、讲解

（1）make all

以上面的makefile为例，在终端输入make all，回车，会依次执行clean elab run verdi。

（2）make elab

以上面的makefile为例，在终端输入make elab，回车，会执行elab的内容，这部分只要是编译自己编写的verilog代码。

（3）make run/rung

以上面的makefile为例，在前面已经运行elab，编译好的verilog后，终端输入make run或 make rung，回车，会执行run或rung的内容，主要生成log文件，run和rung的区别在于，make rung会调用vcs的可视化窗口，可在这个窗口直接进行仿真波形的查看。窗口如下：

（4）make verdi

以上面的makefile为例，在前面生成log文件后，在终端输入make verdi，可以调起verdi波形仿真软件直接查看波形。

（5）make clean

以上面的makefile为例，在下一次仿真前，需要清除上一次仿真的一些相关文件，重新编译。所以我一般都是直接make all，依次执行：clean elab run verdi

作者：xlinxdu
版权：本文版权归作者所有
转载：未经作者允许，禁止转载，转载必须保留此段声明，必须在文章中给出原文连接。

03 makeflie脚本，verilog代码一步完成编译仿真相关推荐

FPGA纯verilog代码读写N25Q128A QSPI Flash 提供工程源码和技术支持
目录 1.N25Q128A芯片解读 2.N25Q128A读写时序 3.整体设计思路架构 4.verilog读写Flash驱动设计 5.verilog读写Flash控制器设计 6.FIFO缓存设计 7. ...
jenkins运行日志时间与linux,持续集成之Jenkins结合脚本实现代码自动化部署及一键回滚至上一版本...
一:本文通过jenkins调用shell脚本的的方式完成从Git服务器获取代码.打包.部署到web服务器.将web服务器从负载均衡器删除.解压.复制配置文件.创建软连接.测试每一台web服务器.将we ...
FPGA学习之路—应用程序—原码二位乘法器及Verilog代码分析
FPGA学习之路--原码二位乘法器及Verilog代码分析原理原码乘法可以分为原码一位乘和原码二位乘,两者在实现规则上大同小异.原码一位乘每次判断乘数的最低位,对被乘数和部分积进行相应操作.而原码 ...
python读取多个文件夹中的音频文件_Python3.7 读取音频根据文件名生成脚本的代码...
Warning: 仅适用于文件名即字幕本体,按音频时常平均拆分来生成字幕,其他情况不适合. 以下为读取 mp3 文件夹下的音频,然后按市场,平均来生成字幕,例如文件名 a-pp-le.mp3,字幕也将 ...
（67）FPGA面试题-为priority encoder编写Verilog代码，实现MUX4_1
1.1 FPGA面试题-为priority encoder编写Verilog代码,实现MUX4_1 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-为pr ...
（66）FPGA面试题-为parallel encoder编写Verilog代码，实现MUX4_1
1.1 FPGA面试题-为parallel encoder编写Verilog代码,实现MUX4_1 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)FPGA面试题-为pa ...
基于多相滤波器的数字信道化算法详解(Python, Verilog代码已开源)
基于多相滤波器的数字信道化算法详解推导过程总结仿真本文详细介绍了基于多相滤波器的数字信道化算法的推导过程, 如果您在阅读的过程中发现算法推导过程中有任何错误, 请不吝指出. 此外, 进入我的G ...
Verilog代码编辑工具
1. Verilog 代码格式化工具(见附件) http://www.pudn.com/downloads437/sourcecode/embedded/detail1846481.html 2. S ...
如何快速阅读verilog代码？
如何快速阅读verilog代码? 在阅读verilog代码也是有一定技巧的,有效的方式能够提高阅读速度. 快速阅读分为以下几步 1.弄清楚模块作用:能够一句话描述首先要知道模块是做什么的,有什么作用 ...

03 makeflie脚本，verilog代码一步完成编译仿真

文章目录