[学习笔记-FPGA]Vivado出现信号差分问题

个人笔记。

用Vivado写串口时出现了[DRC IOSTDTYPE-1] IOStandard Type: I/O port sys_clk is Single-Ended but has an IOStandard of DIFF_SSTL15 which can only support Differential报错。

解决方法：在顶层模块中调用clk IP核。

1、

双击第三步。

2、

配置相关参数，一定要选差动时钟功能引脚（红框内）。

3、

双击红框

4、

会出现这个模块，在顶层模块调用此模块。

5、

顶层调用就解决了。

[学习笔记-FPGA]Vivado出现信号差分问题相关推荐

FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇尾
FPGA 学习笔记:Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇一 FPGA 学习笔记:Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇二 ...
FPGA 学习笔记：Vivado 2018.2 MicroBlaze Uartlite 配置
前言 Vivado 版本: Vivado 2018.2 + Vivado HLS 2018.2, Vivado HLS 2018.2 用于 SDK 开发,C语言开发创建基于MicroBlaze的 [ ...
【六更完结！由于字数限制开新文章继续】零基础信号与系统学习笔记：复指数信号、傅里叶级数的系数推导、三角函数正交性、离散傅里叶变换、相位补偿、z变换表、逆变换表、常见序列及其作用
零基础信号与系统学习笔记:复指数信号.傅里叶变换.三角函数正交性基础1:复指数信号复指数信号基础知识复指数信号推导1 虚指数信号虚指数信号特性和作用直流信号基础2:傅里叶级数推导傅里叶级 ...
FPGA 学习笔记：Vivado 2019.1 添加 IP MicroBlaze
前言当前 FPGA 无所不能,能添加 MCU的核,也就是可以嵌入一个单片机的内核,当个单片机使用,这里添加 MicroBlaze,这个是RISC的核,还没有开始熟悉,估计与 ARM 或者 RISC- ...
学习笔记18--定位系统之差分定位系统
本系列博客包括6个专栏,分别为:<自动驾驶技术概览>.<自动驾驶汽车平台技术基础>.<自动驾驶汽车定位技术>.<自动驾驶汽车环境感知>.<自动驾驶 ...
FPGA 学习笔记：Vivado 生成的 Bitstream bit 文件超大的解决方法
前言最近学习FPGA,使用Vivado,照着开发板例程,写了个流水灯的Verilog程序,配置好引脚约束后,下载到开发板,发现下载的速度有点慢,我一查看生成的 bit文件,发现竟然接近11MB. ...
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇二
前言因为FPGA DDR3测试的工程搭建步骤比较的多,所以分成几篇来写,这样利于把复杂的事情拆分,利于理解与实际的操作上一篇搭建了初步的Hello World工程,还没写什么代码或者改什么配置,所 ...
信号完整性（SI）电源完整性（PI）学习笔记（二十一）差分对与差分阻抗（一）
差分对与差分阻抗(一) 1.差分对是指存在耦合的一对传输线. 差分信令是用两个输出驱动器去驱动两条独立的传输线,所测量的信号是两条线之间的差.差分信令与单端信令相比有许多优点: (1)双驱动器产生的d ...
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇一
前言 DDR3 如何测试?可以使用FPGA仿真测试,这里使用MicroBlaze + MIG IP 测试 DDR3,直接通过读写DDR3来验证,因为使用IP,会很快的搭建测试环境,并且不需要了解DDR ...

[学习笔记-FPGA]Vivado出现信号差分问题

[学习笔记-FPGA]Vivado出现信号差分问题相关推荐

最新文章

热门文章