FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇一

前言

DDR3 如何测试？可以使用FPGA仿真测试，这里使用MicroBlaze + MIG IP 测试 DDR3，直接通过读写DDR3来验证，因为使用IP，会很快的搭建测试环境，并且不需要了解DDR3的过多测试细节
目的：开发板上有八片 DDR3，可以一片一片的测试，用于验证硬件设计是否正确，得到DDR3 是否能正确工作的初步结论

开发环境

Windows 10 64位专业版
Vivado 2020.2，可以使用 Vivado 2018.2或最新的Vivado 2022.1等版本，操作起来差别不算大
Xilinx FPGA开发板：xc7k325tffg900-2

一、搭建最小测试环境

这里使用Vivado 2020.1 创建一个空的FPGA 工程

基本上都是直接下一步，型号选择部分，选择FPGA开发的型号，这里是 xc7k325tffg900-2

点击：【Finish】，创建了一个空的工程

二、Block Design设计

Vivado 具有图形化的 Block Design 设计，可以把多个IP连线起来，组成一个设计块，用于实现某些功能
这里为了方便，加人 MicroBlaze（处理器软核）、Uartlite（串口模块）、MIG 7 Series（用于配置DDR），其他的通过Vivado 的自动设计与连线，就可以初步完成 Block Design 设计
创建 Block Design

添加 MicroBlaze

添加 Uartlite（串口 IP）

添加 MIG 7 Series（用于 DDR3）

以下直接点击【自动完成】【自动连线】，先把设计块初步设计出来

配置MicroBlaze时，只需要把 RAM 改大点，如 64KB，好处是SDK C语言程序可以复杂一些，并且可以使用串口打印函数printf等

选择Vivado自动连线

Vivado 自动完成连线后的样子，就像是使用Visual Studio，不写一行代码，IDE就创建了一个Hello World空工程一样。

小结

这里完成 MicroBlaze + MIG 7 + Uartlite 的最小工程搭建，接下来完善这个最小工程，用于DDR3的测试
FPGA 设计比较的灵活，DDR3的测试比较的复杂，这里先使用 Xilinx Vivado 提供的各个IP，使用熟悉的C语言来测试，当做RAM 进行读写验证

FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇一相关推荐

FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇三
前言本以为测试基于FPGA 的DDR3,比较简单的事情,发现环境搭建还是比较的繁琐的,这里做个详细的记录,后面就可以通过直接修改工程的方式,快速搭建测试验证环境开发环境 Windows 10 64 ...
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇二
前言因为FPGA DDR3测试的工程搭建步骤比较的多,所以分成几篇来写,这样利于把复杂的事情拆分,利于理解与实际的操作上一篇搭建了初步的Hello World工程,还没写什么代码或者改什么配置,所 ...
FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇尾
FPGA 学习笔记:Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇一 FPGA 学习笔记:Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇二 ...
FPGA学习笔记（五）Testbench（测试平台）文件编写进行Modelsim仿真
系列文章目录一.FPGA学习笔记(一)入门背景.软件及时钟约束二.FPGA学习笔记(二)Verilog语法初步学习(语法篇1) 三.FPGA学习笔记(三) 流水灯入门FPGA设计流程四.FPGA ...
FPGA学习笔记（2020.04.24）业精于勤荒于嬉，成于思毁于随
FPGA自学笔记(2020.04.24) 最近老师再教在系统编程技术,已经上过四节课,发现在家学习效率低下好多东西都忘掉了.所以做一下总结笔记来让自己印象深刻. 业精于勤荒于嬉,成于思毁于随. 第一 ...
FPGA学习笔记（八）同步/异步信号的打拍分析处理及亚稳态分析
系列文章目录一.FPGA学习笔记(一)入门背景.软件及时钟约束二.FPGA学习笔记(二)Verilog语法初步学习(语法篇1) 三.FPGA学习笔记(三) 流水灯入门FPGA设计流程四.FPGA ...
FPGA学习笔记（十二）IP核之FIFO的学习总结
系列文章目录一.FPGA学习笔记(一)入门背景.软件及时钟约束二.FPGA学习笔记(二)Verilog语法初步学习(语法篇1) 三.FPGA学习笔记(三) 流水灯入门FPGA设计流程四.FPGA ...
FPGA学习笔记（六）Modelsim单独仿真和Quartus联合仿真及signaltap使用
系列文章目录一.FPGA学习笔记(一)入门背景.软件及时钟约束二.FPGA学习笔记(二)Verilog语法初步学习(语法篇1) 三.FPGA学习笔记(三) 流水灯入门FPGA设计流程四.FPGA ...
FPGA 学习笔记：Vivado 2018.2 MicroBlaze Uartlite 配置
前言 Vivado 版本: Vivado 2018.2 + Vivado HLS 2018.2, Vivado HLS 2018.2 用于 SDK 开发,C语言开发创建基于MicroBlaze的 [ ...

FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇一

前言

开发环境

一、搭建最小测试环境

二、Block Design设计

小结

FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇一相关推荐

最新文章

热门文章