1, 发现Henry W Ott 写的《电磁兼容工程》是一本非常好的关于电磁兼容的书，强烈推荐。

强烈推荐英文版，虽然国内有翻译版，但是本人体验是英文版本更容易读懂。

2，本博客是这本书的读书笔记，它不是对书的直接翻译，主要记录阅读这本书时,自己对书的理解。目的是为了加深对EMC的理解，后续可以经常翻看，以免忘记。

3，因为阅读的过程是跳跃的，不会从书的第一页到最后一页，所以记录的过程也不是从第一章开始。本笔记就从第10章开始，以下是笔记内容。

10 数字电路的接地

数字系统是一个RF系统，携带大量噪声,以及电路接口存在电势差。

模拟电路和数字电路在地，电源分布和接口方面是有很大区别的。例如单点接地对低频模拟电路是可行的，但是在数字电路中，单点接地可能就是产生噪声的最主要的原因。

因为一个简单的数字逻辑门电路工作时，可能只需要几个mA的直流电流，所以一般不认为它是很严重的噪声来源。但是门电路的高速通断，外加在导线中存在的寄生电感，使得它们成为一个主要的噪声源。

举个例子，假如一个逻辑门电路的电源绕线有50nH的电感，当逻辑门通断时，如果瞬时电流是50mA，而通断时间按照1ns计算，则根据V=L di/dt 计算出电源绕线上产生的电压大约是2.5V。这对于一个3.3v的系统来说，是一个非常大的噪声了。

10.1 频域和时域

EMC的分析主要是按照频域来进行。

一个方波的频率分量是无限的，但是一些高频谐波分量的幅度已经很小，所以可以忽略不计。如下图

如果只考虑40dB/decade的起始点，那么方波的带宽计算如下

Tr是方波的上升沿时间

因此一个1ns的上升沿，它的带宽大约318MHZ。

10.2 模拟和数字电路的比较

模拟电路经常包含放大器，一次一个很小的信号，例如mv或者uV都有可能通过放大器产生很大的干扰。

而数字电路一般不包含放大电路，它们的噪声阈量比较大，例如CMOS电路大约是0.3 * Vcc。因此数字电路能够对小信号噪声免疫。

10.3 数字逻辑电路的噪声

对于模拟电路，主要关心外部噪声，而对于数字电路则需要关心电路的内部噪声。

数字电路的内部噪声源主要由以下方面引起的：

1, 地总线噪声，或者也叫地弹ground bounce

2，电源噪声

3，传输线反射

4，串扰

本章节和后续章节主要讲地噪声和电源噪声。

10.4 数字地的内部噪声源

如图10-1，逻辑门1产生一个从高到低的电平变换。由于在逻辑门1和门逻辑门3之间的导线上存在杂散电容（stray capacitor），逻辑门1输出的突变会引起杂散电容的放电，这个放电电流流经系统的地线，而地线上又存在电感，因此在逻辑门2的接地点（地管脚）会产生一个噪声电压。如果此时逻辑门2的输出是一个低电平，而这个低电平是相对于它的地管脚的，实际上它的输出相对于逻辑门4的地来说就是一个高脉冲。这个脉冲有可能会触发逻辑门4的误操作，引起一个信号完整性的问题。

图10-1还展示了线缆辐射的问题。上述的地噪声也会通过线缆向外发射能量，因为线缆往往也是一个天线。为了减少地线上的噪声，往往需要减少地线上的电感。

杂散电容的放电路径阻值很小，它会形成一个高Q值的串行振荡电路，引起逻辑门1的输出带有振铃，产生较大负脉冲，如图10-2所示。

品质因子Q的计算公式如下

通过添加一个串行电阻或者是磁珠来增大R，从而减少Q，如上图B所示，可以减少振铃。

TTL门电路，往往会产生一个比较大的负脉冲振铃信号，这是因为TTL通常内部在正向电压线路上包含一个串行电阻(上拉电阻？)。而CMOS逻辑门的振铃上冲和下冲基本产不多，因为CMOS门电路没有内部电阻，如图10-3。

但是CMOS门会引起第二个噪声，如图10-3是一个反相器，它的输出是一个totem pole电路。

当输出为高时，上面的P管导通，下面的N管截止，同理，当输出为低时，上管截止，下管导通。但是当输出在转变的过程中，会存在一个极短的时间，上下两个管同时导通，造成VCC和GND的短路，产生一个比较大的瞬态电流（50-100mA），而在一个大规模集成IC器件中，如MCU，存在很多的逻辑门电路，因此可能会在电源端产生超过10A的瞬态电流。这个电流的名称可以叫overlap current, contention current, 或者shoot-through current。

因此当数字电路在通断时，会要求电源提供很大的瞬态电流，由于电源端的（寄生）电感存在，进而在电源端产生很大的瞬时电压变化。解决的办法是在电源管脚端提供去耦电容。

为了减少上述2种数字电路的内部噪声（地弹噪声和电源噪声），数字电路的设计：

提供一个低阻抗（感性阻抗）的地平面；
在每一个IC器件变放置去耦电容；

10.5 数字电路的地噪声

地线上的瞬态电流是地噪声的罪魁祸首，它会引起数字系统内部的电压噪声，系统的传导辐射和电磁辐射。为了将瞬态电流最小化，地平面的阻抗必须最小。

一个典型的PCB走线， 1 oz 铜皮，6mil宽，返回路径20mil，它的电阻性阻抗大约是82 mohm/inch, 它的回路电感大约15 nH/inch.

如果信号频率超过1MHz，15nH/inch 的电感产生的阻抗（100mohm）将大于82 mohm，而如果频率大于10M，则电感的阻抗达到1 ohm。

对于上升沿1ns的信号，其频率是318MHz，电感阻抗将达到30 ohm，远远大于电阻性阻抗（82 mohm）。

因此数字电路地平面的电感（感性阻抗）是需要更关注的，在频率较高时，它是地线最主要的阻抗形式。

10.5.1 电感的最小化

电路导线的电感正比于长度，反比于导线的直径（宽度）。

它的计算公式如下：

其中w是导线宽度，h是导线所在平面，到地线所在平面的距离。上述公式的前提条件是h大于等于w。

从上述公式可以看出，因为Ln的运算，增加w或者减少h，不能很快减少L。增加100%的W，只是减少20%的L。因此如果导线的L过大，需要通过其他的方法去减少它。

一个有效的方法是给电流提供另外一个通道。如果相同的两个导线并联，总的电感将减半（此时忽略互感），如果是4根导线并联，那么总的电感是一根导线电感的1/4. 通过更多的导线并联，可以减少更多的电感值。

10.5.2 互感

当两根导体并联后，互感就必须考虑。并联后总的电感：

其中L1和L2是两根导体自身的电感值， M是互感。

如果两根导体相同，即L1和L2相同，则上述公式简化

如果两根导体距离非常近，那么M约等于L1，总的电感和一根导体的相当。

如果两根导体具体比较远， M约等于0，那么总的电感相当于减半。

10.5.3 可行的数字电路地系统

高速数字系统需要提供一个低阻抗的地连接，最可行的办法就是提供尽可能多的并行地通路。这个通过一个地栅格就可以很容易的实现。

信号走线的感抗是正比于频率的。为了保证在不同的频率条件下，地线维持同一感抗，那么地线的感抗必须反比于频率。这意味着地信号的栅格必须更细小来提供更多的并行通路。极限情况就是无限条通路构成了一整个地平面。虽然大家都知道地平面能够提供最好的性能，但是我们还是需要基于栅格结构理论来理解它为什么能够提供好的性能。

如图10-5，通过横向和纵向的连接形成一个地栅格。在双面PCB板上，可以在一个面上走横向地线，在另一面走纵向地线，在走线交界处，通过过孔将两面的地线互联。如果要实现地栅格，一般需要先布线地栅格，再走其他信号线，否则等信号线走完再布线地栅格往往会很难。地栅格在没有增加任何成本的情况下能够极大的减少噪声。（个人建议使用4层以上的叠层进行PCB设计，可以保证至少一个完整的地平面。双面板的设计其实更考验工程师的功力）。

需要强调的是一般地线要求都比较宽，这样可以承受比较大的直流电流。如果在PCB板中间因为空间原因不好走地线，那么地线可以比较细。虽然地线细，但是它增加了并行回路，减少了感抗，也就是说布尽可能多的地线，有总比没有强。

考虑直流或者低频信号，地线一般比较宽，而栅格走线是为了减少高频信号的阻抗。这两者是完全独立不相干的。（潜在的理解是：如果PCB空间允许，所有的栅格地线都设计的比较宽，这是最好的情况。如果空间受限，那可以通过细线连接地信号来保证栅格。）

相对于单点接地的系统，栅格地系统中地噪声往往会低一个数量级。表格10-2对比了两块PCB的地噪声情况，这两块板子，一个使用栅格，一个没有使用栅格，而其他布局布线完全一样。

从表中可以看到IC15和IC16之间的地噪声从1000mv降低到100mv，降低了一个数量级。实验也证明了电磁辐射从42.9dB降低到35.8dB，有7.1dB的改进。

为了最大的降低噪声，栅格的间距最好小于0.5 inch。对于小于5MHz的信号，栅格地效果比较好，对于大于10MHz的信号，推荐使用完整地平面。

10.5.4 信号回路面积

(首先需要清楚信号的回路是如何确定的。信号从一端传输到另一端，实际是场的传播。一定要按照场的概念去理解电信号的传输。因此回路信号是和传输的信号同时发生的，而且回路总是离信号传输线最近)

一个信号回路的总电感：

其中L1和L2分别是信号线和回路的各自电感，M是两者之间的互感。

因此为了减少总电感，需要增大它们之间的互感，信号线和回路越近，互感越大，也即回路面积越小，互感越大，总电感越小。

10.6 地平面电流分布和阻抗

对于高频信号来说，PCB的地线拓扑结构是非常重要的.而地平面经常用于PCB的设计中，所以需要理解地平面的一些特性。

任何地平面的电压差都会对接口电缆产生激励信号并通过接口电缆辐射出去。相对于1m天线，超出FCC辐射标准的电流只需要几个毫安，而地平面上的很小的噪声电压都有可能产生超过这个标准的电流值。

虽然地平面的感抗很小，但是还没有小到可以忽略不计的程度。地平面阻抗之所以小是因为有无限多的并联通道提供给电流。为了计算地平面的阻抗，需要先分析电流的分布。

10.6.1参考平面电流分布

10.6.1.1 微带线

微带线即PCB表面层的走线，如图10-7所示。

它在回路上产生的电流密度公式如下，它与走线的宽度w，信号和参考平面的高度以及地平面与线中心的距离有关。

J(x) 是电流密度，I是信号线上的电流，w,h和x的含义图10-8.

从上面的公式可以知道，即使离信号线相当远的距离，地平面还是会有一定量的电流。为了显示电流的分布，以导线正中心对应的地平面的电流为基准，将电流密度归一化。同时将距离对h归一化，可以得到电流密度分布图：

经过计算，50%的电流会存在于x/h=1的范围内，而80%的电流会存在x/h=3的范围内，97%的电流存在于x/h=20的范围之内。

为了减少信号线之间的串扰，除了增加走线之间的距离之外，通过减少与地平面的距离是一个很好的方法。

10.6.1.2 带状线

带状线是PCB内层的走线，介于两个参考平面之间。

带状线会在2个参考平面都产生电流。如果上下两个参考平面等距离，那么它的电流密度如下

由上图可以看出，上下对称的带状线的参考平面电流在x/h=4的时候基本为0.

经过计算，74%的电流会存在于x/h=1的范围内，而99%的电流会存在x/h=3的范围内。

10.6.1.3 非对称带状线

如果图10-11的上下两个参考平面不是对称的，那么带状线在它的两个参考平面的电流密度是不一样的。

图10-15是h2=2h1的情况下，两个平面的电流分布。近距离的参考平面会产生更多的电流，大约占75%，远距离的平面产生25%的电流。大约从x/h=3之后，两个平面的电流基本相同。

不同的h1和h2的比值对应着不同的电流分布，如表10-3所示。

将前文所讲的微带线，对称带状线以及不对称带状线的分布绘制在同一个图上：

在x/h=2的范围之内，微带线和不对称带状线的电流分布基本一样，而超过x/h=4的范围，对称带状线和不对称带状线电流分布基本一样。

10.6.2 地平面的阻抗

计算导线或者走线的电感是很直接的，但是计算一个平面的电感确实很复杂的。

10.6.2.1 测量电感

地平面的电压等于地平面的电流乘以电感，它的频域表达式：

它的时域表达式：

如前文所述，当频率较高时，地平面的电感阻抗占大头，因此此时可以忽略Rg，这样可以得到Lg的计算公式：

如果我们能够测试到地平面的电压以及在一定时间内电流的变化，那么我们就知道地平面的电感了。

用来测试的PCB如图10-17所示，它是一个双面板，在顶层只有一根走线，而底层是一个地平面。对不同的厚度的PCB进行重复测试。具体的测试方法见附件4。

这里列出来测试的结果，如图10-19所示：

从图10-19可以看出，PCB的厚度越厚，即微带线和地平面的距离越远，地平面的电感越大。所以减少信号线和地平面的高度不仅仅减少了地平面的电感，也减少地平面的电压，从而减少信号的辐射。

一个典型PCB走线，其大约是15 nH/inch, 而如上图所述的一个高度为20mil的地平面的电感大约是0.15nH/inch.虽然相对于微带线，地平面的电感值低2个数量级，但是地平面的电感是不可忽略的。假设有40mA的电流流过地平面，它会产生15mV/inch的电压。

10.6.2.2地平面电感的测量

根据公式来计算地平面的电感量相当复杂，没有近似的公式可用。

对比其他论文里面的计算结果和上文中作者的测试结果，如下图：

其中微带线的宽度是50mil，当高度大于10mil，理论计算的结果和实际测试的结果基本吻合。

10.6.2.3 小高度时的不一致

当微带线和地平面的高度小于10mil时，图10-20中的测试值和理论计算值差别比较大。根据理论计算应该是减少的，但是实际测试值竟然是上升的。

那么是不是测试结果错误了？或者是在测试的时候，引入了其他的因数？根据一些参考资料猜测是不是地平面的电阻性阻抗引起的？因为高度的减少，地平面的感抗会减少而阻性阻抗会增加。

10.6.2.4 地平面的电阻性阻抗

地平面的电阻性阻抗是信号频率，微带线宽度以及微带线和地平面高度的函数。频率越大，阻值也越大。

地平面的阻性阻抗和高度的关系如图10-21所示：

当高度大于10mil后，阻性阻抗比较小，但是当高度小于10mil时，高度越小，阻性阻抗越大，而且增长的非常快。

因此在高度较小时，地平面的阻性阻抗会对感性阻抗的测量产生比较大的影响。

10.6.2.5 地平面的阻性阻抗和电感的比较

计算地平面的电感量的公式相当复杂，没有一个近似的公式可用。

但是可以根据图10-19的曲线图使用如下的公式进行近似;

尽管上述的公式成立的条件是微带线的宽度为50mil，但是地平面的电感量对信号的宽度是不敏感的。即使宽度进行一个数量级的增加，实际的电感增加只有5%。因此上述公式可以认定为对所有信号宽度都近似成立。

因此地平面的感抗计算如下：

根据上述公式计算出100MHz时感性阻抗，然后将阻性阻抗特性一起画在一张图上，如下：

从上图可以看出，高度越小，感抗越小，但是阻性阻抗越大。大约在6.5mil出两者相等。

同样当信号频率为200MHz，感抗和阻性阻抗的对比图类似，但是频率越高，感抗和阻性阻抗的交叉点对应的高度值越低。当200MHz时，交叉点大约在4.5mil。

上面两个图非常明显的说明了当高度比较低的时候，地平面的阻性阻抗起主要作用。这也就解释了为什么在10.6.2.3节显示的测试值和计算值不一致的原因。而且图10-20中的高度比较低的时候，测试值和计算值都是错误的，因为测试和计算都是基于地平面的感抗大于阻性阻抗这一先决条件的。

10.6.2.6 关键高度

关键高度即为前文讨论的地平面阻性阻抗和感抗的交点，也就是两者相等的点对应的高度。将它标记为hc。

当高度为hc时，电流分布情况目前还没有计算方法，但是可以通过启发式的分析来理解它的特性：

当高度小于hc时，阻性阻抗和感抗的变化时互相抵消的，此时的电流分布变化很小。可以认定当高度比较小时，电流的分布是不变的，从而地平面的阻抗是不变的。换句话说，当我们通过降低高度来减少地平面的阻抗是有限度的，当降低到一定程度，阻抗维持不变。

在关键高度，阻性阻抗和感抗的大小相等，但是它们相差90度，根据向量的计算，此时的阻抗幅度是1.41XLg, 它是微带线宽度和信号频率的函数。然而宽度影响较小，可以忽略。这样只剩下和频率的关系。

图10-24画出了hc和频率的关系，图10-25 画出hc点阻抗与频率的关系：

小结：

当微带线和地平面的高度比较高时，地平面的电感起主要作用。当两者的高度越来越小时，电感减少，而阻性阻抗增加。最终会到达一个关键点，此时电感和阻性阻抗相等。此时平面的阻抗不能再通过减少高度来减少。

10.6.3 地平面的电压

从EMC的角度看地平面的电压更重要，因为地平面的电压会激励连接到PCB的电缆并产生共模辐射。

有了地平面的阻抗特性，很容易计算出地平面的电压，如下图，一根50mil的微带线通过50Mhz的信号，当有40mA的电流通过地平面时产生的地平面电压。图中的黑点是实际测试值。测试值基本和计算值吻合。

10.6.4 终点效应

前面都是讨论地平面中间的情况而没有考虑当地平面所有电流从一个过孔流出或者流入的情况：

根据前文的论述，电流分布越分散，电感越小。在信号的起始和终点，电流分布越紧密，所以它的电感越大，从而使得整个地平面的电感主要取决于两端的电感。

过孔附近的电感如图10-28：

超过过孔一定距离后，地平面的电感比较小，而且基本不变。然而离过孔越近，电感越大。

如果使用多个过孔，那么过孔附近的电感明显减少，如图10-29

所以通常在PCB设计的时候，去耦电容尽可能的使用多个过孔接地。

10.7 数字电路电流流向

对于一个4层的PCB板，如图10-30：

对于顶层的微带线，它的参考平面是power层而不是ground层，即顶层的信号回路是通过电源层返回的。（主要原因是因为皮肤效应skin effect，顶层的信号只能和电源层构成一个电场）。为了更好的理解，需要对数字逻辑信号电流流向的分析。

首先明确一下信号的电流不是从IC器件而来的，IC器件只是作为一个开关，真正的电流源自去耦电容或者寄生以及负载电容。

图10-31 是一个CMOS电路的带状线的等效图，它处在电源层和底层之间：

图10-32 ~ 图10-37 展示了不同情形下，信号的电流方向。

10.7.1 微带线

图10-32展示了一个微带线上电平从低到高过程中电流的流向。IC中上面的mos管打开，下面的mos管截止。此时去耦电容上的电流通过上面的mos管到达信号线，然后通过寄生电容以及负载电容回归到地平面，最后回到去耦电容的负极。

图10-33展示了一个微带线上电平从高到低过程中电流的流向。IC中上面的mos管截止，下面的mos管打开。此时去耦电容并没有参与电流的转换，真正的电流来源是线上的寄生电容以及负载电容。它们通过下面的mos管进行放电。

图10-34到10-35的分析类似：

10.7.2 带状线

带状线的分析和微带线类似。因为多了一个参考平面，因此会多了一个电流回路。

如图10-36所示：当信号从低到高变化是，上面的mos管打开，去耦电容上的电压流经mos管到达信号线，在通过信号线和地平面的寄生电容以及负载电容回归到地平面，最终回到去耦电容的负极，如图中实线所示。

同时信号线对电源平面的寄生电容和负载电容也会通过IC上面的mos管进行放电。如虚线所示。

如图10-37的分析类似：

10.7.3 数字电路电流流向总结

通过上述例子的分析，可以知道不管参考平面是地平面还是电源平面，对于电流流向来说是没有什么不同的。

需要注意的是，当电平从低到高变换时，电流总是通过IC的电源管脚进入，然后通过IC的信号管脚流出。当电平从高到地变换时，电流总是通过IC的信号管脚进入，然后通过IC的地管脚流出。

电磁兼容工程（Electromagnetic compatibility engineering Herry Ott ）读书笔记-- 章10 数字电路接地相关推荐

电磁兼容工程（Electromagnetic compatibility engineering Herry Ott ）读书笔记-- 章14 抗射频和瞬态信号干扰能力
1, 继续对Henry W Ott 写的<电磁兼容工程>这本书进行读书笔记记录. 强烈推荐英文原版,原版可能更容易读懂. 2,本博客是这本书的读书笔记,它不是对书的直接翻译,主要记录阅读这 ...
电磁兼容工程（Electromagnetic compatibility engineering Herry Ott ）读书笔记-- 章16 PCB设计和叠层结构
1, 继续对Henry W Ott 写的<电磁兼容工程>这本书进行读书笔记记录. 强烈推荐英文原版,原版可能更容易读懂. 2,本博客是这本书的读书笔记,它不是对书的直接翻译,主要记录阅读这 ...
电磁兼容工程（Electromagnetic compatibility engineering Herry Ott ）读书笔记--章12 数字电路的辐射
1, 继续对Henry W Ott 写的<电磁兼容工程>这本书进行读书笔记记录. 强烈推荐英文原版,原版可能更容易读懂. 2,本博客是这本书的读书笔记,它不是对书的直接翻译,主要记录阅读这 ...
电磁兼容工程（Electromagnetic compatibility engineering Herry Ott ）读书笔记-- 章11 数字电路电源分布
目录 11 数字电路电源分布 11.1 电源去耦 11.2 电源管脚的瞬态电流 11.2.1 瞬态负载电流 11.2.2 动态内部电流 11.2.3 瞬态电流的傅里叶频谱 11.2.4 总共的瞬态 ...
《增强现实：原理、算法与应用》读书笔记（10）视觉惯性SLAM
<增强现实:原理.算法与应用>读书笔记(10)视觉惯性SLAM 单目视觉SLAM系统存在一定的局限性,它非常依赖相机的成像质量,在图像质量不佳的时候则难以正常工作.即使图像质量很好,缺乏尺 ...
《写给企业家的经济学》读书笔记 - Part 10
申明!非经本人同意,任何人与单位不得转载! 书名:<写给企业家的经济学> 作者:梁小民读书时间:2006年7月内容归类:经济学内容简介:这是一本专门写给现在和未来企业家的经济学普及读 ...
PMP读书笔记(第10章)
大家好,我是烤鸭: 今天做一个PMP的读书笔记. 第十章项目沟通管理项目沟通管理项目沟通管理的核心概念项目沟通管理的趋势和新兴实践裁剪考虑因素在敏捷或适应型环境中需要考虑的因素 1 ...
【Effection C++】读书笔记条款10～条款12
[Effection C++]读书笔记 Part2 构造/析构/赋值运算条款09:绝不在构造和析构函数中调用virtual函数构造函数和析构函数期间不要调用virtual函数,虽然语法上并不会有错 ...
《Effective C#》读书笔记——条目10:使用可选参数减少方法重载的数量C#语言习惯...
C#4.0 引入了具名参数(MSDN翻译为"命名实参",个人认为具名参数更形象,可选参数亦是)和可选参数(可选实参).客户端代码使用具名参数意味着:方法中的参数名称也成为了公有接口 ...

电磁兼容工程（Electromagnetic compatibility engineering Herry Ott ）读书笔记-- 章10 数字电路接地