前言

一般扇出型封装使用200mm或300mm圆形晶圆作为压模(Molding)，以及导线重新分布层(Redistribution Layer,RDL)制作之临时性载具(Temporary Carrier)，因为可以使用现有晶圆组件之制造设备，所以非常有利于扇出型晶圆级封装(Fan-out Wafer-Level Packaging, FOWLP)技术之应用。

由于考虑增加产能，许多厂商后续提出了扇出型面板级封装(Fan-out Panel-Level Packaging, FOPLP)技术，例如在EPTC2011，J-Devices就发表尺寸为320 mm x 320 mm之扇出型面板级封装(FOPLP)，称为 WFOPTM(Wide Strip Fan-out Package)[2-4]。在ECTC2013，Fraunhofer则发表压缩压模(Compression Molding)制作大面积尺寸610 mm x 457 mm之扇出型面板级封装(FOPLP)[5-7]。在ECTC2014，SPIL也发表两份关于FOPLP之文献，称为P-FO (Panel Fan-out)，其第一篇文献为开发与探讨尺寸为370 mm x 470 mm的P-FO技术[8]；另一篇则是有关翘曲度(Warpage)之文章[9]。扇出型面板级封装(FOPLP)的瓶颈就是面板设备之可用性，例如应用于制作导线重布层(RDL)和压模所使用之旋转涂布机(Spin Coater)、物理气相沉积、电镀、蚀刻、晶背研磨、切割等制程并没有一定的标准设备。因为缺乏标准的面板尺寸，所以FOPLP的潜在使用者都一致同意要制定面板之工业标准尺寸。本文将参考相关文献[1-12]，探讨各种扇出型面板级封装(FOPLP)技术的演进，以及必须克服的挑战。

图1. J-Devices WFOPTM封装结构[1]

J-Devices的WFOP技术

J-Devices是第一家使用面板制作扇出型封装的公司，以下介绍其封装结构与关键制程。图1为J-Devices WFOPTM(Wide Strip Fan-out Package)封装结构，可以观察到他并未使用环氧树脂(Epoxy Molding Compound; EMC)，而是采用金属板(Metal Plate)来支撑整个封装结构，并且应用印刷电路板(PCB)技术[2-4]来制作导线重新分布层。

图2. J-Devices WFOPTM关键制程。

图3. 金属面板与独立之封装体。

Fraunhofer的FOPLP技术

Fraunhofer IZM总结其3年来的在扇出型面板级封装(FOPLP)之研发成果，它采用表面贴装技术(SMT)将芯片与被动组件进行拾取与组装(Pick and Place)于面板上，并以印刷电路板及雷射直接成像(Laser Direct Image; LDI)制作导线重新分布层(RDL)，使用大面积之FOPLP技术，以降低成本及提高产能，此技术主要应用于低阶产品、低脚数、小尺寸芯片及大量生产之产品。如图4所示，Fraunhofer其FOPLP面板尺寸为610 mm x 457 mm，是300 mm晶圆面积的3.8倍。

图4. Fraunhofer其FOPLP面板尺寸为610 mm x 457 mm，是300 mm晶圆面积的3.8倍。

Fraunhofer的RDL关键制程如图5所示，他使用PCB方法，以树脂镀铜(RCC)和雷射直接成像(LDI)技术制作RDL。RDL关键制程如下：(1)首先将树脂铜层(RCC)覆盖于重新建构面板上；(2)然后使用机械或雷射在RCC上钻出孔洞；(3)电镀铜填充孔洞，进而连接导线到铝或铜垫上；(4)贴上一层干膜光阻(Dry Film)；(5)雷射直接成像(Laser Direct Imaging; LDI)作光阻图案化；(6)进行铜蚀刻；(7)将光阻去除，就可形成RDL1；(8)重复以上步骤可制作其他RDL层；(9)最终RDL可以作为接触垫，接者上光阻、焊锡与光罩固化，然后镶上焊接锡球。这些制程在PCB厂就可以进行，不必使用半导体厂之材料和设备。图6(a)为尺寸610mm x 457mm的面板；(b)尺寸为8mm x 8mm封装体之X-Ray照片，此封装体含有两个尺寸为2mm x 3mm的芯片。

图5. Fraunhofer的RDL关键制程[1]。

图6. (a)610mm x 457mm的面板。(b) 8mm x 8mm封装体之X-Ray照片。

SPIL的P-FO技术

SPIL整合PCB技术，TFT-LCD 2.5代技术(面板尺寸：370 mm x 470 mm)，以及后段封装技术，发展出面板扇出型封装(Panel Fan-out；简称P-FO)技术。P-FO封装结构如图7(a)所示，其KGD芯片是镶埋在干膜(Dry Film)内部，而非一般Fan-out之环氧树脂材料(Epoxy Molding Compound; 简称EMC)。目前其导线重新分布层(RDL)只有一层。图7(b) P-FO封装面板尺寸图。

图7. SPIL的P-FO封装结构与面板尺寸图[1]。

SPIL的P-FO封装关键制程如图8所示：(a)在Glass Carrier-1上方涂布黏着剂(Adhesive)；(b)将KGD芯片正面朝下黏于Glass Carrier-1上；(c)将光阻干膜(Dry Film)压合于整个面板，以形成重新建构面板(Reconstituted Panel)；(d)去除Glass Carrier-1，并于重新建构面板的另一面黏上Glass Carrier-2；(e)使用TFT-LCD 2.5代技术，制作导线重新分布层(RDL)；(f)镶上锡球(Solder Ball Placement)；(g)切割封装好的芯片，以形成个别独立的构装体。

图8. SPIL的P-FO关键制程[1]。

FOPLP技术必须克服的挑战

与FOWLP相比较，FOPLP具备增加产能与降低成本之潜力，然而目前FOPLP仍有以下挑战点需要克服。

(1)大多数OSAT和Foundries都已拥有FOWLP所需之设备。但对于FOPLP，则必须投入资金以开发新设备。

(2)晶圆检测制程设备已发展成熟，而FOPLP面板检测制程设备，仍有待发展。

(3) FOWLP的良率高于FOPLP(假设面板的尺寸大于晶圆的尺寸)。

(4)需要仔细确定面板(Panel)比晶圆(wafer)更具备成本优势。(虽然面板的产能较高，但必须考虑面板之芯片拾取和放置时间会较长，EMC涂布时间也较长，以及良率较低等问题。)

(5)产能满载与高良率FOWLP生产线之成本，会比未达产能满载与低良率之FOPLP生产线低。

(6)面板设备比晶圆设备需要更长的清洁时间。

(7)与FOWLP不同，FOPLP适用于中小尺寸芯片，以及较粗线宽和线距的RDL之封装。

(8)目前只有少数公司能够进行扇出型面板级封装，因为必须具备材料背景，设备自动化和IP等条件。还有在大量生产时，必须能够保持面板尺寸之稳定性与高良率制程。

(9)由于FOPLP缺乏标准面板尺寸，因此需要能够提供客制化设计与制作的设备供货商之协助合作。

(10)如果FOPLP制程能够达到细线宽和细线距之高良率产能需求，则FOPLP将非常具有潜力进行大量生产。

为因应FOPLP缺乏标准面板尺寸，因此需要能够提供客制化设计与制作的设备供货商之协助需求，目前弘塑科技(Grand Process Technology Corporation；GPTC)特别提供客户在扇出型面板制程之完整解决方案，包括：电镀铜(Copper Plating)、光阻显影(PR Developing)、UBM蚀刻(UBM Etching)、光阻去除(PR Stripping)、面板与载具清洗等设备及化学药液。弘塑科技可针对FOWLP与FOPLP不同晶圆或面板尺寸，提供设备客制化设计及制作之服务。如图9所示为弘塑科技历年来为满足不同基版形状尺寸需求，所发展出各式湿式旋转清洗蚀刻设备(Single Spin Processor)之演进图。

图9. 弘塑科技历年来为满足不同基版形状尺寸需求，所发展各式湿式旋转清洗蚀刻设备之演进图。

针对FOPLP面板封装制程之检测设备方面的复杂度，从每层导线重布线路(RDL)堆栈到最后完成封装，可能需经过10到15个检测步骤，但即便如此仍可能有漏网之鱼。先进封装流程的多样性，也是缺陷检测的挑战。有鉴于先进3D-IC封装流程的多样挑战性，尤其一般光学仪器是无法检测出封装堆栈型晶粒之内部缺陷，此时内部缺陷检测的挑战点就需要穿透式量测解决方案(Transmissive Metrology Solution)来突破。所以弘塑集团(GPTC Group)之佳霖科技(Challentech International Corporation; CIC)特别提供高速X射线扫描检测设备SVXR(Silicon Valley X-Ray)，它具备高速度(High Speed)和高分辨率(High Resolution)性能，可应用于PCB及先进封装之穿透式量测(如图10所示)。图11为多层印刷电路板使用SVXR穿透式量测仪器之X光照片，它可针对各线路之信号层进行动态检测(Dynamic Detection)，进而快速量测出实际信号层之位置(Signal Layer Position)[11]。

SVXR藉由整合先进影像分析(Advanced Image Analysis)、机器深度学习软件(Machine Learning Software)与最新高速X光解决方案(US Patent No：9,646,732)等三大优势，可快速清楚检验RDL多层线路与凸块(Bump)等电性接点之内部缺陷及完整度，实现百分百在线检测之可能性，尤其对于干焊(Non-Wet, Cold Joint)、虚焊(Non-Wet Open)、微空隙(Micro-void)、枕头效应(Head in Pillow)、短路桥接(Short Bridging)等种种于过往只能抽样检测的缺陷，SVXR为客户提供了当站及时可靠的检测方案。尤其在先进封装各种异质接口的堆栈制程中(例如最新2.5D-IC、CoWoS、3D-IC等封装)，SVXR可针对各层接口中数以百万计的凸块(Bump)进行快速缺陷分析统计，并将图案数值化，以利生产线实现快速筛检及判断，其效能已取得一线大厂之量产认证。此外，SVXR可进一步与生产设备相结合，进行在线实时量测数据的动态匹配，这对于封装及PCB客户之良率质量提升，无疑是一大福音。图12为SVXR针对客户所提供之量产芯片，进行各层线路及凸块缺陷检测，通过影像分析及机器深度学习，将影像数值化后，于量产芯片上执行快速鉴别及可靠度缺陷标示，进而提供百分百全线缺陷量测的可能性。

图10. 弘塑集团之佳霖科技(CIC)提供3D-Power CT TM高速X射线扫描检测设备SVXR(Silicon Valley X-Ray)方案，可应用于PCB及先进封装之穿透式量测[11]。

图11. SVXR穿透式量测仪器，可对各线路信号层进行动态检测( Dynamic Detection) [11]。

图12. SVXR高速X-Ray量测仪，可对各芯片、各层线路及凸块进行缺陷检测，通过影像分析及机器深度学习，将影像数值化后，于量产芯片上执行快速鉴别及可靠度缺陷标示。

结论

本文已针对 FOPLP技术之演进作了简要说明。FOPLP是延伸FOWLP的突破性技术，在多晶粒整合的需求，加上进一步降低生产成本的考虑下，所衍生而出的封装技术。FOPLP透过更大面积的方形载版来提高生产效率，由于生产成本有机会比FOWLP更具竞争力，因此引发市场高度重视。近年来，全球各主要半导体业者及封测厂，都已积极投入发展或加速导入这新一代的封装技术。惟大面积面板制程所带来压模及RDL之翘曲较大，导致RDL之良率受损，这是现今许多封测厂正在积极克服之挑战。未来FOPLP制程如果能够达到高良率之产能需求，则FOPLP将非常具有潜力进行大量生产。

目前国际大厂在FOPLP之发展动态，大致上可以分为各别公司自主性开发，以及联盟共同开发两个方向。国际封测大厂如ASE、Amkor、PTI及三星电机(SEMO)等皆有开发各自FOPLP技术，但经过多年的开发/鉴定/抽样，最终在2018年有三家公司将投入生产：PTI，NEPES和SEMCO。自2017年以来，NEPES一直处于小批量生产阶段；ASE与Deca公司授权之M-Series技术，采用先芯片及芯片面向上(Chip First and Face-up)制程，面板大小在600 mm x 600 mm，线宽线距(L/S<5/5 μm)，尚处于开发阶段，将于2019~2020开始批量生产。

每家公司都有自己的商务策略，并开发自己的FOPLP技术(面板大小，利用不同的基础设施等)。例如，NEPES专注于粗线宽线距设计(L/S>10/10μm)，针对汽车，传感器和物联网等应用上。而PTI和SEMCO的长期目标是针对需要线宽线距(L/S=8/8μm)或更低的中高端产品应用。与此同时，Unimicron正在研究一种商业模式，即制造高密度RDL，并由OSAT合作伙伴或客户进行进一步组装。此外，像Amkor和JCET/STATS ChipPAC这样的著名OSAT目前处于“观望”阶段，进一步评估各种选项[12]。

作者：许明哲, 弘塑科技(Grand Process Technology Corporation ; GPTC)主任工程师；周云程, 弘塑科技处长；黄富源, 弘塑科技副总经理；杨铭和, 佳霖科技副总经理；石本立, 弘塑科技总经理