静态随机存取存储器（SRAM）

前言:

主存（内部存储器）是半导体存储器。根据信
息存储的机理不同可以分为两类：
静态读写存储器(SRAM)：存取速度快
动态读写存储器(DRAM)：存储密度和容量比
SRAM大。

一.基本的静态存储元阵列

如图所示为基本的静态存储元阵列:

SRAM用锁存器（触发器）作为存储元。（只要直流供电电源一直加在这个记忆电路上，它就无期限的保持记忆的1状态或0状态。如果电源断电，则存储的数据（1或0）就会丢失。)

任何一个SRAM，都有三组信号线与外部打交道: 地址线；数据线；控制线。

二.基本的SRAM逻辑结构

SRAM芯大多采用双译码方式，以便组织更大的存储容量。采用了二级译码：将地址分成X向、y向两部分如图所示。
SRAM芯片大多采用双译码方式，以便组织更大的存储容量。采用了二级译码:将地址分为X向，y向两部分，如图a所示:

存储体（256×128×8):通常把各个字的同一个字的同一位集成在一个芯片（32K×1)中，32K位排256×128的矩阵。8个片子就可以构成32KB。

地址译码器:采用双译码的方式（减少选择线的数目）。
A0~A7为行地址译码线
A8~A14为列地址译码线

图(a)表示存储容量为32K×8位的SRAM逻辑结构图。它的地址线共15条，其中X方向8条(Ao~A7)，经行译码输出256行，y方向7条(A8~A14），经列译码输出128列，存储阵列为三维结构，即256行×128列×8位。双向数线有8条，I/Oo~1/O,。向SRAM写入时，8个输入缓冲器被打开，而8个输出级冲器被关闭，因而8条VO数据线上的数据写入存储阵列中。从SRAM读出时，8个输出缓冲器被打开，8个输入缓冲器被关闭，读出的数据送到8条I/O数据线上。

如图b所示为32Kx8位SRAM的逻辑图:

读与写的互锁逻辑: 控制信号中CS是片选信号，CS有效时（低电平)，门G1、G2均被打开。OE为读出使能信号，OE有效时(低电平），门G2开启，当写命令WE=1 时（高电平），门G1关闭，存储器进行读操作。写操作时，WE=0，门G1开启，门G2闭。注意，门G1和G2是互锁的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。

三.SRAM读/写时序

1.读周期

读出时间Taq

读周期时间Trc

2.写周期

写周期时间Twc

写时间twd

3.存取周期

读周期时间Trc=写时间twd

举例说明:

四.存储器容量的扩充

1、位扩展

给定的芯片字长位数较短，不满足设计要求的存储器字长，此时需要用多片给定芯片扩展字长位数。三组信号线中，地址线和控制线公用而数据线单独分开连接。 d=设计要求的存储器容量/选择芯片存储器容量 [例] 利用1M×4位的SRAM芯片，设计一个存储容量为1MX8位的SRAM存储器。

解：所需芯片数量=(1M×8)/(1M×4)=2片

设计的存储器字长为8位，存储器容量不变。连接的三组信号线与例相似，即地址线、控制线公用，数据线分高4位、低4位，但数据线是双向的，与SRAM芯片的I/O端相连接，两片同时工作。见下图所示。

2.字扩展

给定的芯片存储容量较小（字数少），不满足设计要求的总存储容髯，此时需要用多片给定芯片来扩展字数。三组信号组中给定芯片的地址总线和数据总线公用，控制总线中RV公用，使能端EN不能公用，它由地址总线的高位段译码来决定片选信号。所需芯片数仍由（d=设计要求的存储器容量/选择芯片存储器容量）决定。

[例] 利用1MX8位的DRAM芯片设计2MX8位的DRAM存储

解：所需芯片数d=(2M×8)/（1M×8)=2(片)

设计的存储器如图所示。

字长位数不变，地址总线Ao~A19同时连接到2片DRAM的地址输入端，地址总线最高位有A20、A2o，分别作为两片DRAM的片选信号，两个芯片不会同时工作。

3.字位扩展

先位扩展，再字扩展。

静态随机存取存储器（SRAM）相关推荐

随机存取存储器SRAM
前面,我们根据半导体存储(主存储器)的工作方式分为两类:一类是随机存储器(RAM),另外一类是只读存储器(ROM). 这一讲,我们重点来学习随机存取存储器.随机存取存储器主要用来存放的程序,各种输入输 ...
随机存取存储器（RAM）
RAM(random access memory)随机存储器.存储单元的内容可按需随意取出或存入,且存取的速度与存储单元的位置无关的存储器.这种存储器在断电时将丢失其存储内容,故主要用于存储短时间使用 ...
微机个人笔记-随机存取存储器(RAM)
随机存取存储器(RAM) 重点:物理层面(芯片的角度)的地址. DRAM的特点:由电容构成(电容只要有回路,就有泄漏想象,漏电,所以信息不稳定) 主要特点: 需要定时刷新:定时对存储元进行读或写操作( ...
微型计算机中什么是小随机储存器,随机存取存储器
随机存取存储器(英语:Random Access Memory,缩写:RAM),也叫主存,是与CPU直接交换数据的内部存储器.它可以随时读写(刷新时除外),而且速度很快,通常作为操作系统或其他正在运行 ...
常用存储器(SRAM、DRAM、NVRAM、PSRAM)简单介绍
参考自:https://blog.csdn.net/lyfwill/article/details/104786234/ https://zhuanlan.zhihu.com/p/452070318 ...
sr锁存器数电_随机存取存储器 RAM || SRAM || DRAM || 数电
随机存取存储器 RAM || SRAM || DRAM || 数电随机存取存储器,英文名Random Access Memory,简称RAM. 特点随机存取(Random Access):存储器中 ...
是可改写的随机存储器_PPT下载：磁阻随机存取存储器
(文末可下载PPT) 伴随着物联网.人工智能等应用的兴起,存储器也面临着革新.传统的DRAM受限于EUV的发展,平面NAND也面临着微缩的限制,而最终采取垂直方向上朝着3D方向发展.在传统存储技术接受 ...
计算机组成原理笔记——随机存取存储器
随机存取存储器静态RAM(SRAM) T1~T4构成触发器,是一个双稳态的触发器.(触发器用来存储0和1)一端是0,另一端就是1,两端是相反电平 . T5.T6用于控制对存储元件进行读或写. 静态R ...
计算机组成原理（静态随机存取存取器）
3.2 SRAM存储器主存储器的构成静态RAM(SRAM) 由MOS电路构成的双稳触发器保存二进制信息: 优点:访问速度快,只要不掉电可以永久保存信息: 缺点:集成度低,功耗大,价格高: 动态RA ...

静态随机存取存储器（SRAM）

静态随机存取存储器（SRAM）相关推荐

最新文章

热门文章