镁光ddr3布线规则_DDR2布线规则(一)
DDR2布线规则(一)
一、寄存器配置
1、在读数据时,打开主控端的ODT,关闭DDR2端的 ODT;而在写数据时,则相反;数据线空闲时,则关闭两端的ODT。
2、对于DDR2 800,设置寄存器,使主控端和DDR2端的ODT阻值为50Ω。
3、一般通过调整输出驱动强度以达到最好的信号质量;时钟线、命令线、数据线的延时一般可以独立调节,以满足时序要求。
二、叠层设置
1、对于同一组数据线及其对应的DQ STROBE线,如DQ[7:0]、DM0与DQS0、DQS0#,应布在同一层,以减小信号skew。
2、DDR2信号线的参考平面最好是选择地平面(尤其是时钟线),如果基于成本考虑,不得不选用电源层作为参考面,则DDR2供电电源平面需包围整个DDR2走线范围,且边缘要留有余量,电源与地平面间的阻抗在整个带宽范围内要足够低。
三、线长匹配
1、走线增加一个过孔,大概相当于增加了90mil的传输线长度。
2、对于走线长度应把封装内部引线长度计算在内。
3、各信号线的长度匹配如下表:(控制线:CS、CKE、ODT;命令线:Address、BankAddress、RAS、CAS、WE;数据线:DQ、DM)信号类别最小长度最大长度
控制线时钟线长度-500mil时钟线长度-0
命令线时钟线长度-500mil时钟线长度+500mil
数据STROBE线时钟线长度-250mil时钟线长度+250mil
数据线-数据STROBE线(同一数据组)STROBE长度-220milSTROBE长度-180mil
4、时钟信号差分对的长度差应控制在5mil以内。
5、在能够满足布线空间的情况下,走线长度越短越好,一般控制在5000mil以内,可以以时钟线作为参考线。
四、串扰的抑制
1、对于蛇行走线,各线段之间的间距应至少为走线宽度的两倍(边沿到边沿)。
2、DDR2信号线与非DDR2信号线之间的间距应大于25mil。
3、时钟、DQS等差分线与其它DDR2信号线的间距应大于20mil。
4、同一组命令线,同一组控制线或同一组数据线间的走线间距应大于走线宽度1.5倍(最好2倍以上),而不同组间的信号线间距应大于走线宽度的2倍(最好3倍以上)。
5、在扇出线区域,由于空间限制,不能满足走线宽度和间距要求时,可适当减小走线宽度及减小走线间距,但该扇出线长度应小于500mil。
6、扇出线过孔应尽量靠近焊盘,如有可能,最好打焊盘孔。
7、每条信号线的过孔数最好不要超过两个。
8、VREF参考电压线要有足够低的阻抗,且与其它DDR2信号线的间距大于25mil。
五、阻抗匹配
1、DDR2 800信号走线单端阻抗应设置成50Ω
2、对于控制命令线、时钟线要进行阻抗匹配,可采用源端串联匹配或末端并联匹配。(源端匹配具有较小的驱动功率,但上升沿时间是末端匹配的两倍,且一般驱动器的HI和LO驱动电阻不一样,较难得到精确的匹配阻值,源端匹配一般只适合于点对点拓扑)。
3、对于单端信号线,源端端接电阻加驱动电阻值等于走线阻抗;而末端端接电阻等于走线阻抗,端接电压为DDR2供电电压的一半,通常需使用专用的DDR2端接稳压电源,在整个带宽范围内具有低阻抗,高动态响应能力等性能。
4、Clock、data strobe等差分信号线应尽量设计成紧耦合差分对,即差分对内间距应小于走线宽度。走线应对称,如同时改变线宽,同时打过孔等。
5、对于Clock差分信号线,如有两个负载,则各分支线长度应尽量短且对称,每条分支线末端用200Ω电阻进行并联端接。
6、并联端接电阻的走线长度应控制在250mil以内。对于点对点拓扑的末端端接电阻,应放在接收器后面。
7、对于控制命令线,如有多个负载,应采用星型连接,各分支线长度应短且对称,并在分支点进行阻抗匹配,阻值等于走线阻抗。(如图:其中L2大于250mil,小于1500mil;L3小于250mil;各分支对称段的长度偏差应小于50mil)
8、有时为降低功耗,可以关闭ODT功能,此时,对于点对点拓扑的数据线,可以在DDR端进行串联端接;而对控制命令线不做匹配,但要加大走线间距(不推荐使用)。
镁光ddr3布线规则_DDR2布线规则(一)相关推荐
- 镁光ddr3布线规则_ddr3布线规则谁清楚?总的布线规则有什么?
总的布线规则:1.画定布线区域,距PCB板边≤1mm的区域内,以及安装孔周围1mm内,禁止布线.2.电源线尽可能的宽,不应低于18mil,信号线宽不应低于4mil,cpu出入线不应低于4mil(或6m ...
- 镁光ddr3布线规则_PCB设计要点-DDR3布局布线技巧及注意事项
前面高速先生已经讲解过众多的DDR3理论和仿真知识,下面就开始谈谈我们LATOUT攻城狮对DDR3设计那些事情了,那么布局自然是首当其冲了. 对于DDR3的布局我们首先需要确认芯片是否支持FLY-BY ...
- 镁光ddr3布线规则_DDR3布线设计要点总结
DDR3的设计有着严格等长要求,归结起来分为两类(以64位的DDR3为例): 数据 (DQ,DQS,DQM):组内等长,误差控制在20MIL以内,组间不需要考虑等长:地址.控制.时钟信号:地址.控制信 ...
- 镁光ddr3布线规则_DDR3走线规则.pdf
DDR3走线规则 3 PCB 设计建议 3.1 Fanout封装设计建议 Hi3716M 的封装为PBGA600 ,管脚间距0.8 毫米.在PCB 设计时, 可以采用四层PCB 板的设计,建议如下分层 ...
- ddr2的上电顺序_DDR2布线规则
DDR2 布线规则 1. 信号分类 l Data Group: MDQS/MDQS_N , MDM , MDQ , MECC l Address/CMD Group: MBA , MA , MRAS_ ...
- ddr2的上电顺序_DDR2布线规则(一)
DDR2布线规则(一) 一.寄存器配置 1.在读数据时,打开主控端的ODT,关闭DDR2端的 ODT:而在写数据时,则相反:数据线空闲时,则关闭两端的ODT. 2.对于DDR2 800,设置寄存器,使 ...
- FPGA 20个例程篇:9.DDR3内存颗粒初始化写入并通过RS232读取(上)
四.内存颗粒缓存,进阶之路 9.DDR3内存颗粒初始化写入并通过RS232读取 在做嵌入式开发过程中"内存"仿佛是无处不在.DDR3颗粒作为当前较为常见的一种储存器,在计算机和嵌入 ...
- 虚拟机安装服务器2008,VMware Workstation 虚拟机安装64位windows 2008 R2 系统
偶看现在使用的电脑是 惠普 康柏 Elite 8300 MT Mini Tower,操作系统 Windows 7 旗舰版 64位 基本硬件展示 处理器 英特尔 第三代酷睿 i5-3470 @ 3.20 ...
- 服务器 独立显卡 显示不出来,dell服务器R720+独立显卡GTX1650,进不去系统,UEIF报错...
戴尔服务器dell R720的显卡问题.操作系统是win2008R2. 现在是安装的华硕750ti,运行ok,多个屏幕. 买了技嘉gtx1650,刚出的显卡安装了.在集成显卡情况下打了驱动,设备管理显 ...
最新文章
- arthas命令列表查阅文档地址
- 小明分享|分享8ms平台sigmastar SSD201/SSD202 开源框架的github
- iMX6开发板-uboot-网络设置和测试
- Linux中使用netstat命令的基本操作,排查端口号的占用情况
- Ubuntu工具zsh和Byobu
- c语言系统的通用数据结构,(转载)C语言实现通用数据结构的高效设计
- 一文精通 crontab从入门到出坑
- 软件测试--缺陷报告常见问题03
- 面试必备!Kafka 怎么顺序消费?
- Day_04 显示条纹 图案
- 解决 No converter found for return value of type 的问题
- 菲律宾php是啥,投资菲律宾马尼拉房产的本质是什么?
- 学建模从软件开始,8款超级好用的3d建模软件
- 求教lotka-volterra模型在matlab中的仿真模拟
- centos8 配置 dns_上网慢?你可能要改一下DNS
- yum是干什么的_yum 安装是什么
- 水题poj1423 解题报告
- 期货反向对冲-要成为长期赚钱的1%,你得学会反着干
- 2015 ACM Arabella Collegiate Programming Contest(F题)
- 一加7t人脸识别_600美元起售:一加7T真机抢先看 90Hz屏/环形3摄