1 层级介绍

数字系统设计层级从上到下可以分为：
Idea——>行为级描述——>RTL级描述——>门级网标——>物理版图

1.1 Behavior级

Behavior级，即行为级，指的是仅仅描述电路的功能，可以采用任何Verilog语法的描述形式，行为级的目标是实现特定的功能，而没有可综合的限制。

**行为描述不关心电路的具体结构，只关注算法。**行为级是RTL级的上一层，行为级是最符合人类逻辑思维方式的描述角度，可以基于算法利用C/C++/Python/Matlab/Simulink描述。行为级的描述更多的是采取直接赋值，或者给定输入的形式，只能看出结果，看不出数据流的实际处理过程，而且多数还使用算术、延迟等一些无法综合的语句，多数只用于仿真。

目前阶段，从行为级到RTL级的转换，一般都是由IC设计人员手工翻译。如果能实现自动翻译或者自动代码生成，就可以直接利用C/C++或者Python实现编程，而不一定非要使用Verilog。手工翻译的过程复杂，纯手工的翻译过程易出错、开发周期长、优化调试复杂。不同于上述利用高级语言自动

数字系统的设计层级（行为级、RTL、门级）相关推荐

Verilog数字系统基础设计-LFSR
Verilog数字系统基础设计-LFSR 引言 LFSR(线性反馈移位寄存器)用于产生可重复的伪随机序列PRBS,该电路由n级触发器和一些异或门组成.在每个时钟周期内,新的输入值会被反馈到LFSR内部 ...
（数字IC）低功耗设计入门（六）——门级电路低功耗设计优化
三.门级电路低功耗设计优化 (1)门级电路的功耗优化综述门级电路的功耗优化(Gate Level Power Optimization,简称GLPO)是从已经映射的门级网表开始,对设计进行功耗的优化 ...
Verilog数字系统基础设计-数据转换器
绪论在一些应用中,两个电路模块交界处,一个电路模块的输出数据位宽大于另一个模块的输入数据位宽,此时需要进行数据转换.例如,在SATA控制器中,内部数据位宽为32比特,但是与外部物理收发器PHY的接口 ...
数字系统课程设计——VHDL密码锁控制器
@数字系统课程设计 VHDL密码锁控制器 VHDL语言设计的密码锁控制器,模拟仿真平台为vivado 2018.(学生:慌慌和张张) 使用器材:Nexys4 DDR Artix-7 FPGA 设计软件 ...
Verilog数字系统基础设计-扰码与解扰
Verilog数字系统基础设计-扰码与解扰扰码可以对原始的用户数据进行扰乱,得到随机化的用户数据.发送电路在发送数据前先对数据进行随机扰乱,接收电路使用相同的扰乱算法重新恢复出原始的数据. 什么是扰 ...
（数字IC）低功耗设计入门（七）——门级电路低功耗设计优化（续）
前面讲解了门级功耗的优化方法,包括静动态和总体的功耗.现在来记录一下门级层次(有点书也说是在系统级)常用的一种低功耗方法--电源门控. ①电源门控概述与原理电源门控是指芯片中某个区域的供电电源被关掉 ...
高速数字系统时钟设计-AD9516
此篇是我在学习中做的归纳与总结,其中如果存在版权或知识错误请直接联系我,欢迎留言. PS:本着知识共享的原则,此篇博客可以随意转载,但请标明出处! 在高速数字系统中,时钟起到至关重要的作用,它决定系统 ...
Verilog数字系统基础设计-CRC
CRC(循环冗余校验) CRC介绍临时"插播",后面有实例. CRC(Cyclic Redundancy Check,循环冗余校验)是数据帧传输中常用的一种差错控制编码方式,针对 ...
车载DMI linux系统,基于嵌入式的CTCS3级车载DMI系统的设计与实现
基于嵌入式的CTCS3级车载DMI系统的设计与实现本文根据CTCS3级列控系统仿真实验室的实际情况,设计了一款基于嵌入式Linux操作系统的模拟CTCS3级车载DMI系统.它通过无线通信实现了车载与 ...
（数字IC）低功耗设计入门（八）——物理级低功耗设计to be continued？
前面学习了从系统级到门级的低功耗设计,现在简单地了解了一下物理级设计.由于物理级的低功耗设计与后端有关了,这里就不详细学习了.这里主要是学习了一些基本原则,在物理级,进行低功耗设计的基本原则是: ...

数字系统的设计层级（行为级、RTL、门级）

数字系统的设计层级（行为级、RTL、门级）

1 层级介绍

1.1 Behavior级

数字系统的设计层级（行为级、RTL、门级）相关推荐

最新文章

热门文章