电路中的基础元件-无源晶振详谈

负载电容

负载电容是厂家推荐的晶振工作电容，指的是晶振两引脚的等效电容，一般来说，晶振的连接模型如下：

CL1和CL2是我们外接的匹配电容，我们把厂家数据手册上的负载电容记为CL，Cs（Cstray）指的是杂散电容，Cs=Cic+∆C，Cic为集成电路内部电容，∆C为PCB走线电容。一般的，Cs在2pF~7pF之间。列出公式：

通过这个公式，即可算出CL1和CL2。

CL2大于CL1可以加快晶振起振。

调节匹配电容CL1和CL2可以小范围的调整晶振的输出频率，电容值越大，频率越小。超过一定数值时，即便增大匹配电容，晶振输出频率也不会变化。

另外，需要注意的是，调整匹配电容会改变晶振电路的负性阻抗，匹配电容越小，负性阻抗越大。也就是说，不接匹配电容时，晶振电路负性阻抗最大。调整匹配电容也会改变晶振电路的激励功率。

频率偏差

这个其实是一个生产品质的参数，它代表这个型号的晶振出厂时，测试的频偏在这个频率偏差范围里面。比如±10ppm，代表这个型号的晶振测试条件下，其频率在中心频率±10ppm之类。这个参数并不代表晶振在实际电路上的频率范围，事实上，即使±10ppm的晶振，在实际电路上其频率偏差也可能会超过±10ppm。但这个参数是有其技术意义的。

它对我们选型有指导意义，如果一个芯片要求的时钟频率在±20ppm之类，那我们最好还是不要选用±20ppm的晶振了。那选±10ppm就一定能保证OK吗？这个问题请看 ∆F这部分。

但话说回来，除了高频射频芯片，其实大部分芯片对时钟频率的误差要求都很低。

∆F

这个参数并不会在规格书中标出，但它实际很有作用。它可以结合频率偏差使用。

使用晶振测量仪器（比如S&A 250B）可以测出晶振的一系列参数，其中就有FL。

然后，将晶振安装在实际电路上，使用频谱仪也可以测试晶振在实际电路里面的频率，记为FO ，则∆F= FO – FL 。

∆F的含义是，同一个型号的晶振，在相同的电路（PCBA）上，∆F都是一样的。结合“频率偏差”里面的内容，举个例子，买了一个25MHz，±10ppm的晶振，测出∆F为2ppm。那就意味着，我后续在这个电路上使用这个型号的晶振，其实际输出的频率会在±10ppm+∆F范围内，即-8ppm~12ppm。这时候如果芯片要求频率误差为±10ppm，就危险了。

那么∆F一般的范围了？一般来说，|∆F | ≤ 5ppm。这里是取的晶威特的标准。如下

谐振电阻/等效阻抗

这个参数只看本身，没有太大的意义，但是它跟负性阻抗测试关系很大。负性阻抗是针对晶振的实际应用电路的，并不是针对晶振这个个体的。它的测试方法如下：

在晶振与IC的时钟引脚之间串接一个电阻（也有说必须是在IC的OSC_OUT与晶振间串联的），调整这个电阻的大小，当电阻大到一定程度时，只要再大一点，晶振就会不再起振，记录下这个临界的阻值为Re。注意，探测晶振是否起振，不能使用接触式的方法，比如用示波器探头观察波形。建议使用频谱分析仪。

2.通过公式

计算出RL，公式中，RS和C0是使用晶振的测试仪器测出来的晶振的特性参数，这两个参数只能靠对晶振进行测试来得到，CL是晶振的负载电容。然后再利用如下公式计算

R是晶振谐振电阻/等效电阻。n的大小则是指示负性阻抗是否通过的标准，这个标准很多地方不一样，有的是n要大于5才是负性阻抗通过，有的是要大于4才是负性阻抗通过，推荐使用n>5这个标准，晶威特和中电熊猫都使用的这个标准。

但是有时候，没办法得知RS和C0，那可以粗略估计，一般RL 其实都会小于R，粗略估计时可以把Re/R >4作为标准。

影响负性阻抗的因素主要就是实际晶振电路的匹配电容，接的电容越大，Re 会越小，负性阻抗会越难通过。

负性阻抗这个测试项主要考察的是晶振电路的稳定性，Re越大，代表这个晶振电路稳定性越好。

激励功率

激励功率的测试方法如图：

计算公式为

P=(Irms^2) *RL

一般来说，激励功率P应该越小越好，最好在100uW以下。激励功率同样关系着晶振电路的稳定性，一般来说，激励功率越小，晶振老化越慢。