高速电路设计基本概念之——period jitter，cycle-cycle jitter，N-cycle jitter，long-term jitter， TIE等

高速串行数据抖动TIE(time interval error)又称为时间间隔误差，又称为相位抖动（Phase Jitter），是指信号在电平转换时，其边沿与理想时间位置的偏移量，通常表征的是长期抖动行为。周期抖动（PJ，Phase Jitter）是多个周期内对时钟周期的变化进行统计与测量的结果；相邻周期间抖动（CCJ，Cycle to Cycle Jitter）是时钟相邻周期的周期差值进行统计与测量的结果；周期抖动和相邻周期间抖动都是表征的短期抖动行为，相位抖动表征的是长期抖动行为。

可以从两个角度考虑抖动，第一是瞬时角度，即这个边沿和期望的有差距，第二是累积角度，每个边沿都偏移了一个数值，在最后一个边沿会看到总体的偏移量。

Long-Term jitter 测量由参考点滞后相当数量的Cycle(500-1000)后时钟沿的抖动值。该抖动参数也是时钟稳定性的一个非常重要的指标。

高速电路设计基本概念之——period jitter，cycle-cycle jitter，N-cycle jitter，long-term jitter， TIE等相关推荐

高速电路设计基本概念之——Pin Delay
什么是Pin Delay? 芯片内部,核心单元到封装引脚之间的距离成为Pin Delay.在高速电路设计中,需要考虑芯片的Pin Delay来减少走线长度误差. Pin Delay怎么计算? 在厂商提 ...
高速电路设计基本概念之——IBIS和SPICE模型
IBIS最早由Intel领导的IBIS协会于1993年发布V1.1版本,期间经过二十多年的发展,在2015年,IBIS协会发布了IBIS V6.1版本规范,模型的兼容性更好,而且融入了相关的数字算法, ...
高速电路设计基本概念之——近端串扰和远端串扰
以下内容摘自英文版的信号完整性分析一书(SIGNAL INTEGRITY By Eric Bogatin): The noise between two adjacent transmission l ...
高速电路设计基本概念之——stitching via/aggressor via
什么是 stitching via和aggressor via? stitch的意思为缝合,在AD中,有一个功能为via stitching,就是在走线两侧添加过孔,效果如下 stitching vi ...
高速电路设计与仿真之电源篇（二）
三.同步开关噪声(SSN) SSN是指器件在开关状态时产生的瞬间变化的电流(di/dt),在经过回流途径上存在的电感时,形成交流压降,从而引起噪声,也可称为△i噪声. 若是因为封装电感而引起的地平面波 ...
硬件设计22之高速电路设计保险丝的选型
时间:2018.4.7 作者:Tom 工作:HWE 说明:本文主要是学习王剑宇的<高速电路设计实践>,已注明转载.
电子电路设计基本概念100问（三）【学习目标：原理图、PCB、阻抗设计、电子设计基本原则、基本原器件等】
笔者电子信息专业硕士毕业,获得过多次电子设计大赛.大学生智能车.数学建模国奖,现就职于南京某半导体芯片公司,从事硬件研发,电路设计研究.对于学电子的小伙伴,深知入门的不易,特开次博客交流分享经验,共同 ...
硬件设计21之高速电路设计DCDC电源
时间:2018.4.7 作者:Tom 工作:HWE 说明:本文主要是学习王剑宇的<高速电路设计实践>,已注明转载. MOSFET属于单极型压控器件,工作时,在栅极上消耗的电流极小.且其工作 ...
电子电路设计基本概念100问（六）【学习目标：原理图、PCB、阻抗设计、电子设计基本原则、基本原器件等】
笔者电子信息专业硕士毕业,获得过多次电子设计大赛.大学生智能车.数学建模国奖,现就职于南京某半导体芯片公司,从事硬件研发,电路设计研究.对于学电子的小伙伴,深知入门的不易,特开次博客交流分享经验,共同 ...

高速电路设计基本概念之——period jitter，cycle-cycle jitter，N-cycle jitter，long-term jitter， TIE等

高速电路设计基本概念之——period jitter，cycle-cycle jitter，N-cycle jitter，long-term jitter， TIE等相关推荐

最新文章

热门文章