ram自己写？用IP？

前言

ram这种东西，可以用ip方便，也可以自己写代码描述它。

以下讨论单口ram；8bit*256

流程

1.IP：

使用IP当然是最方便的事情啦，但可移植性差而且可定制性较差。

仿真波形：

2.Verilog描述：

描述就得自己写自己调试代码了，不过写好就是一劳永逸啦。。。

开始写了第一版代码：

 1 //************************************************
 2 //  Filename      : ram.v
 3 //  Author        : Kingstacker
 4 //  Company       : School
 5 //  Email         : kingstacker_work@163.com
 6 //  Device        : Altera cyclone4 ep4ce6f17c8
 7 //  Description   :  8bit*256 ram
 8 //************************************************
 9 module  ram #( parameter DATA_WIDTH = 8,DEPTH = 256,ADDR_WIDTH = 8)(
10     //input;
11     input    wire    clk,
12     input    wire    wren, //write high enable;
13     input    wire    [ADDR_WIDTH-1:0] address,
14     input    wire    [DATA_WIDTH-1:0] data,
15     //output;
16     output   reg     [DATA_WIDTH-1:0] q
17 );
18 reg [DATA_WIDTH-1:0] memory[0:DEPTH-1];
19 //read;
20 always @(posedge clk ) begin
21     q <= memory[address];
22 end //always
23 //write;
24 always @(posedge clk ) begin
25     if(wren) begin
26         memory[address] <= data;
27     end
28 end //always
29 endmodule

综合RTL：

仿真波形：读写同时的时候会有冲突导致xx。

第二版代码：地址寄存一拍。

 1 //************************************************
 2 //  Filename      : ram.v
 3 //  Author        : Kingstacker
 4 //  Company       : School
 5 //  Email         : kingstacker_work@163.com
 6 //  Device        : Altera cyclone4 ep4ce6f17c8
 7 //  Description   :  8bit*256 ram
 8 //************************************************
 9 module  ram #( parameter DATA_WIDTH = 8,DEPTH = 256,ADDR_WIDTH = 8)(
10     //input;
11     input    wire    clk,
12     input    wire    wren, //write high enable;
13     input    wire    [ADDR_WIDTH-1:0] address,
14     input    wire    [DATA_WIDTH-1:0] data,
15     //output;
16     output   wire     [DATA_WIDTH-1:0] q
17 );
18 reg [DATA_WIDTH-1:0] memory[0:DEPTH-1];
19 reg [ADDR_WIDTH-1:0] address_reg;
20 //read;
21 always @(posedge clk ) begin
22     address_reg <= address;
23 end //always
24 assign q = memory[address_reg];
25 //write;
26 always @(posedge clk ) begin
27     if(wren) begin
28         memory[address] <= data;
29     end
30 end //always
31
32 endmodule

综合rtl：

仿真波形：

以上。

转载于:https://www.cnblogs.com/kingstacker/p/7545069.html

ram自己写？用IP？相关推荐

FPGA逻辑设计回顾（13）RAM以及ROM的IP核定制以及关键参数
文章目录前言 RAM IP的定制 Xilinx的IP定制位置 Block RAM的定制过程第一页第二页第三页第四页第五页 Block RAM的延迟讨论 ROM IP核的定制总结前言本 ...
用python写一个ip查询工具库
首先附上一张高清有码的图,效果如图所示. 最近喜欢上了Python,总想用python搞点事情. 写此工具的目的最近一段时间遇见过不少钓鱼网站,于是乎就在想,这些网站的服务器都在哪里? 为何如此猖獗 ...
verilog基础篇RAM IP核的使用
在该页面中,我们去掉了q output port(去掉输出寄存器),并且添加了一个rden读使能信号,所谓rden读使能信号就是,当该信号为高电平时,我们才可以读取RAM IP核中的数据. 其余的页面 ...
【正点原子FPGA连载】第十九章IP核之双端口RAM实验 -摘自【正点原子】新起点之FPGA开发指南_V2.1
1)实验平台:正点原子新起点V2开发板 2)平台购买地址:https://detail.tmall.com/item.htm?id=609758951113 2)全套实验源码+手册+视频下载地址:ht ...
IP核的使用之RAM(Vivado)
IP核的使用之RAM(Vivado) 文章目录 IP核的使用之RAM(Vivado) 一.引言二.RAM IP核及相关内容扫盲 1.RAM简介 2.RAM IP核分类(Xilinx) 三.分布式RO ...
【verilog】 Vivado-Simple Dual-Port RAM IP的使用（Xilinx FPGA，双口RAM，IP使用）
简单双口RAM的IP核配置IP 例化顶层测试波形简单双口RAM的IP核分A端口和B端口 A为输入端口,负责数据的写入 B端口为输出端口,负责数据的读出两端的时钟可以不同,还允许在写入A的同 ...
ZYNQ之FPGA学习----RAM IP核使用实验
1 RAM IP核介绍 RAM 的英文全称是 Random Access Memory, 即随机存取存储器, 它可以随时把数据写入任一指定地址的存储单元,也可以随时从任一指定地址中读出数据,其读写速度 ...
【正点原子MP157连载】第十四章 IP核之RAM实验-摘自【正点原子】STM32MP1嵌入式Linux驱动开发指南V1.7
1)实验平台:正点原子STM32MP157开发板 2)购买链接:https://item.taobao.com/item.htm?&id=629270721801 3)全套实验源码+手册+视频 ...
【正点原子FPGA连载】第十四章 IP核之RAM实验 -摘自【正点原子】领航者ZYNQ之FPGA开发指南_V2.0
1)实验平台:正点原子领航者ZYNQ开发板 2)平台购买地址:https://item.taobao.com/item.htm?&id=606160108761 3)全套实验源码+手册+视频下 ...

ram自己写？用IP？

ram自己写？用IP？相关推荐

最新文章

热门文章