一.复位时序图

二.信号线间隔时间

间隔时间依次为 10ms

三.复位源码

`timescale 1ns / 1ps
//
// Company:
// Engineer: fengzihao
//
// Create Date: 2018/01/13 14:21:35
// Design Name:
// Module Name: DSP_6678_0
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//

module DSP_6678_0(
input reset,
input clk_50m,

input DSPA_RESETSTAT,
output DSP_PORZ,
output DSP_RESETFULLZ,
output DSP_RESETZ
);

reg [18:0] counter1 = 0;
reg [21:0] counter2 = 0;
reg DSP_RESET_N = 0;
reg [18:0] counter3 = 0;
reg DSP_POR_N = 0;
reg [18:0] counter4 = 0;
reg DSP_RESETFULL_N = 0;
assign DSP_PORZ = DSP_POR_N;
assign DSP_RESETZ = DSP_RESET_N;
assign DSP_RESETFULLZ = DSP_RESETFULL_N;

// DSP_RESETZ : low '0' for 5 ms
always@(posedge clk_50m or posedge reset)
begin
if(~reset)
begin
counter2 <= 0;
end
else if((counter2<22'd249999))
begin
counter2 <= counter2+1;
end
else
begin
counter2 <= counter2;
end
end

always@(posedge clk_50m or posedge reset)
begin
begin
if(~reset)
begin
DSP_RESET_N <= 1'b0;
end
else if(counter2==22'd249999)
begin
DSP_RESET_N <= 1'b1;
end
else
begin
DSP_RESET_N <= 1'b0;
end
end
end
// DSP_PORZ : low for about 10 ms
always@(posedge clk_50m or posedge reset)//Switch_FPGA_RESET_N
begin
if(~reset)
begin
counter3 <= 0;
end
else if(DSP_RESET_N&&(counter3<19'd249999))
begin
counter3 <= counter3+1;
end
else
begin
counter3 <= counter3;
end
end

always@(posedge clk_50m or posedge reset)
begin
if(~reset)
begin
DSP_POR_N <= 0;
end
else if(counter3==19'd249999)
begin
DSP_POR_N <= 1;
end
else
begin
DSP_POR_N <= 0;
end
end

// DSP_RESETFULL_N : low for about 15 ms
always@(posedge clk_50m or posedge reset)//Switch_FPGA_RESET_N
begin
if(~reset)
begin
counter4 <= 0;
end
else if(DSP_POR_N && (counter4<19'd249999))
begin
counter4 <= counter4+1;
end
else
begin
counter4 <= counter4;
end
end

always@(posedge clk_50m or posedge reset)
begin
if(~reset)
begin
DSP_RESETFULL_N <= 0;
end
else if(counter4==19'd249999)
begin
DSP_RESETFULL_N <= 1;
end
else
begin
DSP_RESETFULL_N <= 0;
end
end // always@ (posedge clk_50m or posedge reset)

endmodule

FPGA给DSP6678复位相关推荐

简谈FPGA的上电复位
简谈FPGA的上电复位今天和大侠简单聊一聊FPGA设计中的上电复位,话不多说,上货. 在基于verilog的FPGA设计中,我们常常可以看到以下形式的进程: 信号rst_n用来对进程中所用变量的初始 ...
zynq 和fpga区别_FPGA复位的正确打开方式
本篇文章参考Xilinx White Paper: Get Smart About Reset: Think Local, Not Global 在没看这篇文章前,回想一下平时我们常用的复位方式: 1 ...
为FPGA设计添加复位功能的注意事项
本文将探讨在 FPGA 设计中添加复位输入的一些后果. 本文将回顾使用复位输入对给定功能进行编码的一些基本注意事项.设计人员可能会忽略使用复位输入的后果,但不正确的复位策略很容易造成重罚.复位功能会对 ...
FPGA中关于复位的总结
复位复位的基本目的是使器件能够进入可以正常工作的状态(可知态).当系统进入异常状态后,通过复位能够让系统重新正常工作.一般把复位分为同步复位.异步复位以及无复位.无论是同步复位还是异步复位,复位数必 ...
FPGA | 深入理解复位（补充）
针对上一篇复位中出现的一些相关概念进行补充,作为了解学习. 一.复位恢复时间和复位解除时间复位恢复时间(reset recovery time) 复位恢复时间: 解除复位信号时,复位边沿(当从有效变 ...
FPGA之道（50）复位的设计
文章目录前言复位的设计为什么FPGA设计中要有复位复位方式的分类同步复位异步复位复位的设计方法同步信号同步复位同步信号异步复位异步信号同步复位异步信号异步复位复位高扇出的解决方 ...
FPGA开发中全局复位置位(GSR)
最近几天读了Xilinx网站上一个很有意思的白皮书(white paper,wp272.pdf),名字叫<Get Smart About Reset:Think Local, Not Globa ...
三叔学FPGA系列之二：Cyclone V中的POR、配置、初始化，以及复位
对于FPGA内部的复位,之前一直比较迷,这两天仔细研究官方数据手册,解开了心中的诸多疑惑,感觉自己又进步了呢..... 原创不易,转载请转原文,注明出处,谢谢. 一.关于POR(Power-On ...
FPGA的复位设计要醒目点啦
写在前面本文内容主要来自Xilinx白皮书<wp272_Get Smart About Reset>,需要资源(有英文版和自翻中文版)的同学请转:Xilinx技术文档翻译汇总真不是标题 ...

FPGA给DSP6678复位

一.复位时序图

二.信号线间隔时间

三.复位源码

FPGA给DSP6678复位相关推荐

最新文章

热门文章