进位位判别法_''进位-判断-执行''的通用思想

进位–判断–执行

这是我自己发明的一个规范,我觉得很方便实用,特意献给大家XD

什么意思捏?

每次写循环的时候,尤其是for循环(不是foreach)时,总是要考虑那个标志变量”i”到底从0开始还是从1开始,每次自增长是在循环前还是循环后,亦或是在中间位置,然后每次判断何时跳出循环的时候也要纠结一会.

问题就是这个思考的时间我觉得不值,应该像while循环那样直接想出代码.这个问题困到了多时直到java给了我灵感:

ResultSet.next()

首先是jdbc中resultset.next()函数,其中的标志变量,也就是上面说到的i,起始位置在第一行记录的前面一个,也就是第0行,每次调用这个函数,标志位进一个整数,然后判断这里行存不存在,如果存在则取出数据.

BufferedInputStream.readline(byte[])

然后是这个方法,常用于从字符文件中读取每一行,每次调用这个方法的时候读取的都是上一次读取行的下一行,因为和next()一样,这里也有用于判断的标志位,原理和上面一样.

所以总结出了这样一个

进位 – 判断 – 执行

的三部曲:对于循环的列表,标志位总是从第0个位置开始(这个位置是空的),然后每一次先进标志位,然后对于这个标志位所指向的条目进行判断是否溢出,因为如果这个位置已经超出列表,然后执行的话,很容易出现NullPointerException,或者出现更严重故障,所以先要拿这个标志指针来试探一下这一条是否合适,当然了,不仅是防止循环溢出,还有其他的业务逻辑需要对每一条记录判断类型再作出相应的操作,这样一来,标志位的作用就大了.最后执行相关的业务操作.

举两个栗子把:

JSP循环输出表格

规范的思考模型可以节省你很多时间,输出动态的table关键就是什么时候输出”tr”,有了以上的思维,我们可以给每一个td编号,从1开始递增,假如有5列,就是要在编号1,6,9,14之前和5,10,15,20之后输出tr标签,那么我们标志位i就要从0开始,以此类推,判断输出.

模拟鼠标点击任务

有时候我们想完成一些自动化的任务,但一时又找不到能够用于”开挂”的标准库,只能模拟外设操作啦,比如像依次点击windows或unix的资源管理器中的每一个文件,就需要进位判断执行的模型来控制鼠标的坐标,如果点错了位置后果可就难说了.

真的是不够聪明,才需要这种小技巧来提高效率…

进位位判别法_''进位-判断-执行''的通用思想相关推荐

进位位判别法_竖式数字谜五位判别法分别是哪些
"算式谜"一般是指那些含有未知数数字或缺少运算符号的算式.解决这类问题可以根据已学过的知识,运用正确的分析推理方法,确定算式中未知数和运算符号.解答问题时,要想仔细审题,分析数字之 ...
进位位判别法_补码加减法判断进位判断是否溢出的总结
通常我们说的加减法进位方式判断是否溢出一般指的都是补码方式运算下的.无论是一位符号位还是两位符号位,逻辑是相同的. 先由一位符号位说起. 假设是5位机器位,一位用作符号位,四位用作数据位,那么数据的表 ...
进位位判别法_图解停车进位方法及如何确定车距
新手上路对于车与外部物体的距离没有感觉,先教几招判断距离的方法:可能不同的车会略有不同. 一.判断车距: 1.车影占后视镜的全部,车距为3米. 2.车影占后视镜的2/3,车距为5米. 3.车影占后视镜 ...
计算机组成原理判零实验,计算机组成原理实验报告进位位控制、通用寄存器判零实验...
<计算机组成原理实验报告进位位控制.通用寄存器判零实验>由会员分享,可在线阅读,更多相关<计算机组成原理实验报告进位位控制.通用寄存器判零实验(17页珍藏版)>请在人人文库 ...
4位先行进位加法器_行波进位/超前进位加法器详解
行波进位加法器是串行执行的,其高位的运算要依赖低位的进位,所以当输入数据的位数较多时,会形成很大的延迟并可能成为芯片的关键路径. 采用超前进位加法器(也叫先行进位加法器)可以有效减小这种延迟.下面介绍 ...
超前进位加法器实验报告_超前进位加法器
首先画出2位全加器的真值表与卡诺图根据真值表可知二进制加法与十进制加法一样,进位值是逢二进一.而和值则是上级进位值跟被加数跟加数总和模二的余数.根据卡诺图化简得到S与Ci+1的全加器电路为: 多位加 ...
超前进位加法器实验报告_干货 | 加法器与反相加法器原理解析
什么是加法器加法器是为了实现加法的,即是产生数的和的装置. 加数和被加数为输入,和数与进位为输出的装置为半加器.若加数.被加数与低位的进位数为输入,而和数与进位为输出则为全加器.常用作计算机算术逻辑 ...
verilog 实现32位加法器（超前进位）
一.功能概述: 先行进位加法器是对普通的全加器进行改良而设计成的并行加法器,主要是针对普通全加器串联时互相进位产生的延迟进行了改良.超前进位加法器是通过增加了一个不是十分复杂的逻辑电路来做到这点的. ...
超前进位加法器实验报告_超前进位加法器设计报告
华东交通大学理工学院课程设计报告书所属课程名称 EDA 课程设计题目分院专业班级学号学生姓名指导教师 2013 年 7月 2日目录第一章设计内容与要求 ..... ...
串行进位加法器与超前进位加法器 verilog
文章目录串行进位加法器半加器全加器任意位数串行进位加法器 tb 4bit超前进位加法器 Reference 串行进位加法器半加器 module half_adder (input in1,i ...

进位位判别法_''进位-判断-执行''的通用思想

进位位判别法_''进位-判断-执行''的通用思想相关推荐

最新文章

热门文章