H264_Lite高清视频编码器/解码器IP核（FPGA/ASIC通用）
H264_Lite高清视频编码器/解码器IP核（FPGA/ASIC通用）
我公司针对图传系统（如无人机无线图传），推出H.264高清视频编解码器IP核。可以在FPGA/ASIC上集成使用。
H264_Lite视频编解码器（encoder&decoder）由硬件描述语言verilog实现，此设计经过FPGA EDA工具编译后可集成于可编程逻辑器件(FPGA)平台；也可以使用Synopsys Design Compiler综合后作为ASIC芯片的IP核使用。该视频编码器输出码流完全符合H.264视频编码标准；解码器能解码H264_Lite自己编码的码流。该设计针对硬件面积，编码帧率，综合频率做了设计结构上的优化。该设计对FPGA实现做了特别的时序优化，在Xilinx Zynq7020上可以综合到150MHZ，单核就能够实现1080P@30fps的FPGA应用场景，双核可以实现1080P@60fps的应用场景，三核可以实现4K@30fps的应用场景。
IP 特色
a):编解码帧率高：1080P30理论编解码最低时钟频率是110MHZ
b):硬件面积小：在zynq7020上，单核只占50%的逻辑资源
c):延时低：1080P30时，编码器硬件延时在1ms以内；解码器硬件延时在8ms
d):码率控制：可以按MB为单位调整QP，码率更平滑
e):超高清图像支持：最大编解码图像尺寸为3840x2160
f):超长GOP支持:最大可以256帧才编码一个I frame，削减码流带宽高峰，仍保持优秀的容错性
g):编码器，解码器集成在一起，共享硬件逻辑，面积更小
h):误码控制：针对无线传输(如wifi，微波等)等不保证数据完整性的场合，做了特殊处理，如无人机应用应用场景
a):无人机航拍，图传
b):行车记录仪
c):网络摄像机(IP Camera)
d):……
针对图传系统，我们推出编码＋解码的流模式，让图像采集＋编码＋解码＋显示的系统延时在10ms以内。
E-mail: siliconthink@126.com
Tel: 186 6611 5942
QQ: 1691246122
H264_Lite高清视频编码器/解码器IP核（FPGA/ASIC通用）相关推荐
- USB IP核FPGA调试（三）
硬件修复上节提到的单字节读写问题后,就可以继续往下跑了. 我们需要把usb设备枚举成一个rndis设备,基于USB实现RNDIS实际上就是TCP/IP over USB,就是在USB设备上跑TCP/I ...
- 野火FPGA征途Pro学习笔记（IP核）
分频器 偶分频器 通过always语句,对系统时钟进型分频,例如4分频:对系统时钟进行计数四次,产生一个高电平的flag信号. 在后级模块中使用时,采用 系统时钟&&flag==1 的 ...
- HEIF图像解码器FPGA/ASIC IP
HEIF image Decoder FPGA/ASIC IP (zobovision HEIF图像解码器IP ) ■ HEIF图片解码FPGA/ASIC IP ■ 通用型解码器,支持所有工具 ...
- FPGA之道（14）IP核介绍
前言 IP核是FPGA开发者的老朋友了,可以这么说,只要是做FPGA开发的,都会利用FPGA的IP核进行开发设计,这不像IC设计,什么都要自己设计,使用IP可以加快产生开发进程. 下面摘自<FP ...
- FPGA学习杂记4——IP核简介、调用、复制和PLL IP核介绍
大部分内容来自野火的FPGA教学视频,笔者仅作整理,方便回顾. 视频地址:[野火]FPGA系列教学视频,真正的手把手教学,"波形图"教学法,现场画波形图写代码,硬件基于野火FPGA ...
- FPGA开发法宝 IP核
IP(Intellectual Property)即知识产权.美国将IP定义为"用于ASIC或FPGA中预先设计好的电路功能模块". IP 核在数字电路中常用于比较复杂的功能模块( ...
- FPGA逻辑设计回顾（13）RAM以及ROM的IP核定制以及关键参数
文章目录 前言 RAM IP的定制 Xilinx的IP定制位置 Block RAM的定制过程 第一页 第二页 第三页 第四页 第五页 Block RAM的延迟讨论 ROM IP核的定制 总结 前言 本 ...
- FPGA设计心得（11）关于FIFO IP核使用的一点注意事项
文章目录 前言 位宽转换 分布式ram资源的FIFO不能变换位宽 Block RAM资源可以变化位宽 Builtin FIFO资源不能变化位宽 FIFO 安全电路 FIFO消耗资源 输出延迟 Read ...
- FPGA设计心得（9）基于DDS IP核的任意波形发生器设计
博文目录 写在前面 正文 设计要求 IP核配置 定制输出数据位宽 定制相位位宽(或频率分辨率) 输出频率 输出正余弦选择以及数据格式 其他设置 电路设计 行为仿真 参考资料 交个朋友 写在前面 数据手 ...
最新文章
- hive值乘以0.01保留一位小数_Hive窗口函数01-SUM、MIN、MAX、AVG
- Chrome 浏览器提示adobe flash player不是最新版本
- 微信公众平台开发教程（四） 实例入门：机器人(附源码)
- 高级工程师必须精通的七种武器（摘录）
- jQuery 重置/reset()表单
- 政企边缘安全，如何助您提升企业免疫力？
- 苹果app商品定价_【知乎问答】苹果 App Store 新推出的 1 元或 3 元定价对开发者有什么影响？...
- Java学习路线(完整详细版)
- 图片底侧空白缝隙解决方案（HTML、CSS）
- js中自己实现each方法来遍历多维数组
- 计算机与编程基础知识
- spss软件测试题题库,spss期末考试试题及答案
- 一维数组与二维数组的区别
- 借助echarts制作酷炫3d地球动画
- 最适合十二星座的那些表白方式！
- Linux命令-PV
- 数码博主自用五款高性价比蓝牙耳机分享，双11不想踩雷选什么蓝牙耳机好？
- 电脑右下角没有USB图标，不能退出
- canvas+js实现简单的数字华容道小游戏
- 主流消息中间件技术简介