前言

之前移植接触的都是Xilinx7系列的板子。项目需要使用Xilinx5系列的板子，两者的时钟单元不一样。

在网上搜集了一些资料，总结一下DCM\PLL\MMCM之间的差别。

环境

正文

在 Xilinx FPGA 中，时钟管理器称为时钟管理，简称 CMT。我们使用的DCM /PLL/MMCM都包含在CMT中。

DCM是旧技术，在Spartan-3和Virtex-4系列中使用。Spartan-6和 Virtex-5系列同时使用PLL和DCM。在Virtex-6系列中开始使用MMCM，且Virtex-6中只有MMCM。7系列中同时使用PLL和MMCM。UltraScale/UltraScale+系列也是用PLL和MMCM的组合。

器件	时钟管理单元（CMT）	备注
Spartan-3和Virtex-4	DCM
Spartan-6和 Virtex-5	DCM\PLL
Virtex-6	MMCM
7系列	MMCM\PLL	7系列之所以使用MMCM和PLL的组合，是因为PLL更小，可以提供更多的时钟管理资源。此外PLL通过MIG和DDRx-SDRAM控制器的IO结构紧密绑定。
UltraScale/UltraScale+	MMCM\PLL	与7系列相比，UltraScale/UltraScale+中的PLL功能更加精简。与IO的绑定更加紧密。主要用于DDRx-SDRAM高速IO端口。尽管仍可以使用PLL作为时钟，但是不推荐。推荐使用MMCM。

名词解释

名词	全称	解释
DCM	digital clock manager	是数字时钟管理器，核心是一个延迟锁定环路DLL（Delay locked Loop）。可以对时钟进行纠偏，生成不同相位的时钟。动态改变时钟的相位。
PLL	Phase Locked Loop	PLL是模拟器件，除动态和精细相移之外，几乎可以完成所有DCM的功能。除此之外还可以进行更精确的频率合成，可以同时生成多个不同的时钟频率。具有比DCM更好的抖动性能。
MMCM	Mixed-Model Clock Manager	混合时钟管理单元，由一个PLL和DCM的一小部分组成。混合模式是因为PLL是模拟的，DCM是数字的。MMCM可以完成PLL的所有功能，还可以进行精确的相移（依赖DCM的部分）。

DCM可以精确微调相位，也可以用于分频。但是精度有限。

PLL产生的频率比DCM更多，抖动更好，时钟信号质量更好。但是PLL无法动态调整相位。

MMCM由PLL和DCM的一小部分组成，同时具有PLL和MMMCM的优点。但是占用面积比较大。

MMCM_ADV 、PLL_ADV、 DCM_ADV具有一些更加高级的功能，一般动态配置的时候会使用。

附件

无

参考文献

Xlinx论坛中关于DCM、MMCM 和 PLL的讨论
The difference between PLL and MMCM
DCM、PLL、PMCD、MMCM的区别与联系？
PLL/DLL/DCM/MMCM - Karatos
Differences : MMCM vs PLL vs DCM

DCM和PLL和MMCM的差别相关推荐

DCM、PLL、PMCD、MMCM的区别与联系？
目录前言也很重要: 简介: 数字时钟管理器(DCM) 相位匹配时钟分频器(PMCD) 前言也很重要: 由于XIlinx FPGA分为很多器件系列,而且不同系列的FPGA包含的时钟管理资源还不一样,于 ...
FPGA之道（49）DCM与PLL
文章目录前言 DCM与PLL PLL模块基本端口简介时钟输入.输出端口时钟反馈端口 PLL锁定指示端口 PLL复位端口 PLL配置端口 DCM模块基本端口简介时钟输入端口时钟输出端口分类时 ...
锁相环PLL／MMCM的使用
文章目录锁相环PLL/MMCM的使用 DCM/DLL/PLL/MMCM区别锁相环PLL/MMCM的使用 DCM/DLL/PLL/MMCM区别对于FPGA开发者来说,DCM/DLL/MMCM/PL ...
（96）FPGA PLL与MMCM区别？
(96)FPGA PLL与MMCM区别? 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA PLL与MMCM区别? 5)结语 1.2 FPGA简介 FPGA(Fi ...
Spartan-6的时钟管理 DCM与 PLL详细介绍
本文转自:https://blog.csdn.net/Reborn_Lee/article/details/80351618 时钟管理器(CMT) Spartan-6 CMT是一个灵活.高性能的时钟管 ...
【 FPGA 】时钟简介
时钟,时序逻辑的心跳在时序逻辑中,正是时钟信号将各个存储单元中的数据一级一级地推动下去,如果时钟信号突然停止,那么整个时序逻辑也将陷入瘫痪,因此,时钟就好像时序逻辑的心跳一样,那么重要却又平常的存在 ...
XILINX FPGA时钟资源
Xilinx FPGA时钟资源 Xilinx FPGA时钟包括全局时钟资源.局部时钟资源和I/O时钟资源.Xilinx FPGA除了提供丰富的时钟网络之外,还提供了强大的时钟管理模块,并不断改进,从V ...
建议收藏：不能不刷的100道数字IC笔/面试题！
一.IC设计流程及相应EDA开发工具前端设计(逻辑设计) 1.规格制定根据客户需求(具体的功能和性能要求)制定芯片规格Spec 2.详细设计设计方案,具体实现架构,模块划分 3.HDL编码将实 ...
FPGA知识汇集-时钟系统的移植
ASIC 和FPGA芯片的内核之间最大的不同莫过于时钟结构.ASIC设计需要采用诸如时钟树综合.时钟延迟匹配等方式对整个时钟结构进行处理,但是 FPGA设计则完全不必.因为后者有内建的时钟资源:锁相环 ...

DCM和PLL和MMCM的差别

前言

环境

正文

名词解释

附件

参考文献

DCM和PLL和MMCM的差别相关推荐

最新文章

热门文章