6.1 特点与分类

特点：电路中没有统一的同步时钟脉冲信号，电路状态的改变是外部输入信号变化直接作用的结果。
分类：根据电路结构和输入信号方式可以分为脉冲异步和电平异步；根据输出与输入的关系分为Moore和Mealy。

6.2 脉冲异步时序逻辑电路

6.2.1 结构模型

对输入信号的要求：

输入信号为脉冲信号
输入脉冲的宽度必须保证触发器可靠翻转
输入脉冲的间隔，必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来
不允许在两个或两个以上的输入端同时出现脉冲（必然有极短的时间差），因此在绘制真值表、状态表时需要注意，如果有多个信号输入，每一种情况只能有一个信号取值为1，其余全为0，减少了很多情况的讨论。也因此，异步时序的状态表有所不同，其次态的每一分栏均为其中一个变量取值为1，而不是三个变量的联合取值

输出信号的形式：

若电路结构为Mealy型，则输出为脉冲型
若电路结构为Moore型，则输出为电平型

两种电路相同点：

状态的改变都依赖于外加脉冲
存储元件均为触发器

两种电路不同点：

脉冲异步无外加的统一时钟脉冲
输入变量x为脉冲信号，由输入脉冲直接引起电路状态改变
由次态逻辑产生各触发器控制输入信号（Y1,Y2,…,Yr），而且还产生触发器的时钟控制信号（CLK1,CLK2,…,CLKr）

6.2.2 脉冲异步时序逻辑分析

分析方法：与同步时序大致相同，同样采用状态表、状态图、时间图作为工具
注意：

当存储元件采用钟控触发器时，对触发器的时钟控制端应该作为激励函数处理（仅当时钟端有脉冲作用时，才会根据和触发器的输入确定状态转移方向，否则触发器状态不变）
根据对输入的约束，分析时可以排除两个或两个以上输入端同时出现脉冲以及输入端无脉冲出现情况

分析步骤：

写出电路的输出函数和激励函数表达式
列出电路次态真值表或次态方程组
作出状态表和状态图
用文字描述电路的逻辑功能（必要时画出时间图）

注意：
在脉冲异步的次态真值表中，↓表示下跳，即仅当时钟端有↓出现时，相应触发器状态才能有所变化，否则状态不变

6.3 脉冲异步时序逻辑电路的设计

设计步骤与同步时序相同：

形成原始状态图和原始状态表
状态化简，求出最小状态表
状态编码，得到二进制状态表
选定触发器类型，并求出激励函数和输出函数最简表达式
画出逻辑电路图

下面是带有时钟信号的钟控触发器激励表

在设计时对于状态表中与时钟端有关的变量，需要标明上升沿或下降沿以明确接线，如下图。

数字逻辑 Chapter 6——异步时序逻辑电路相关推荐

数字逻辑 Chapter 5——同步时序逻辑电路
5.1 时序逻辑电路概述 5.1.1 时序逻辑电路描述方法若逻辑电路在任何时刻产生的稳定输出信号不仅与电路在该时刻的输入信号有关,还与电路过去的输入信号有关,则称为时序逻辑电路. 根据电路中是否有统 ...
数字逻辑基础实验二—时序逻辑电路的设计
实验目的 (1)掌握中规模集成寄存器构成的时序逻辑电路的设计方法. (2)掌握中规模集成计数器设计N进制计数器的方法. (3)学会用时序功能器件构成综合型应用电路. 实验电路图 2-1红绿灯电路实 ...
数字逻辑第六章（异步时序逻辑电路）
一.异步时序逻辑电路特点及分类 1.特点:没有统一时钟脉冲信号,电路状态的改变是外部输入信号变化直接作用的结果: 在状态转移过程中,各存储部件的状态变化发生不同步,不同状态维持时间也不一定相同: 在研 ...
【数字逻辑设计】多级组合逻辑电路减少硬件
使用两级逻辑时,一些逻辑函数需要大量的硬件.一个典型的例子是多输入的异或门函数. 我们先用两级逻辑建立一个三输入异或门电路: 首先,我们发现对于多输入异或门,奇数个数输入为真时输出为真. 下面是一个三 ...
数字逻辑 Chapter 8——可编程逻辑器件
8.1 PLD 8.1.1 PLD基本结构 PLD阵列由一个与阵列和一个或阵列构成,与阵列输出为输入的与-或函数,每个与门的输出产生某些输入变量的与项作为或阵列的输入.每个或门的输出端产生输入变量的与 ...
【数字逻辑】学习笔记第五章 Part2 时序逻辑电路(分析与设计)
文章目录一.时序逻辑电路分析 1. 同步时序逻辑电路分析 (1) 分析目的 (2) 分析方法 (3) 分析步骤 2. 例题A (1) 写方程组 (2) 根据方程组列出状态转移真值表 (3) 根据状态 ...
数字逻辑电路—第六章时序逻辑电路
目录时序逻辑概述 2.时序逻辑电路的组成 3.时序电路的分类时序逻辑电路分析 1.时序逻辑电路分析步骤寄存器.移位寄存器 1.数码寄存器 2.移位寄存器移位寄存器的应用同步计数器 1.同步二 ...
为什么在 Verilog HDL 设计中一定要用同步而不能用异步时序逻辑？
本博文内容来源于:<从算法设计到硬件逻辑的实现>,仅供学习交流使用! 同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变.只能由时钟的正跳沿或负跳沿触发的状态机就 ...
同步时序逻辑与异步时序逻辑
同步时序逻辑: 是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变.只能由时钟的正跳沿或负跳沿触发的状态机就是一例. always @(posedge clock) 就是一个同步时序逻辑 ...

数字逻辑 Chapter 6——异步时序逻辑电路