七人表决器VHDL语言

七人表决器：七人表决，如果大于等于四人同意，则输出为1，否则输出为0。

LIBRARY IEEE;                      --七人表决器
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY VOTE ISPORT(a,b,c,d,e,f,g:IN STD_LOGIC;o:OUT STD_LOGIC);
END ENTITY VOTE;
ARCHITECTURE VT OF VOTE ISBEGINPROCESS(a,b,c,d,e,f,g)VARIABLE sum:INTEGER RANGE 0 TO 8;BEGIN IF a='1' THENsum:=1;ELSEsum:=0;END IF;IF b='1' THENsum:=sum+1;ELSEsum:=sum;END IF;IF c='1' THENsum:=sum+1;ELSEsum:=sum;END IF;IF d='1' THENsum:=sum+1;ELSEsum:=sum;END IF;IF e='1' THENsum:=sum+1;ELSEsum:=sum;END IF;IF f='1' THENsum:=sum+1;ELSEsum:=sum;END IF;IF g='1' THENsum:=sum+1;ELSEsum:=sum;END IF;IF sum>=4 THENo<='1';ELSEo<='0';END IF;END PROCESS;END ARCHITECTURE VT;

七人表决器VHDL语言相关推荐

FPGA设计开发（基础课题）：七人表决器设计
一.设计目的 1.熟悉MAX+PLUSⅡ.QUARTUSⅡ软件的使用: 2.熟悉EDA/SOPC.FPGA基本结构: 3.熟悉EDA开发的基本流程. 二.设计原理所谓表决器就是对于一件事,由多个人投 ...
51单片机七人多数表决器仿真设计( proteus仿真+程序+报告+讲解视频）
51单片机七人多数表决器仿真设计( proteus仿真+程序+报告+讲解视频) 仿真图proteus 7.8及以上程序编译器:keil 4/keil 5 编程语言:C语言设计编号:S0033 51 ...
Quartus Prime设计七人投票表决器
七人投票表决器的设计仿真代码 module voter7( input clk, //时钟信号 input[6:0] in, //输入投票状态 output out //输出最终投票结果);wire ...
五人比大小c语言,五人表决器电路设计方案汇总（五款模拟电路逻辑图及原理图详解）...
本文为大家带来五款五人表决器电路设计方案. 五人表决器电路设计方案一:基于74LS151设计的五人表决器电路系统原理五人表决器,只要赞成人数大于或等于三,则表决通过.因此,只需将每位表决人的结果相 ...
基于modelsim的十个Verilog入门试验程序（1）（7人表决器+算术逻辑单元）—程序+测试代码+波形+结果分析
内容实验一:7人表决器的设计实验二:算数逻辑单元的设计实验三:JK触发器的设计实验四:环形计数器的设计实验五:顺序排列的设计实验六:二进制除法器的设计实验七:数字显示频率计的设计实验八 ...
学习笔记之三人表决器FPGA
学习笔记之三人表决器FPGA 新手入门,多多包涵,不足错误之处,望指出三人表决器,顾名思义就是三人投票,只要达到两票以上,就取胜. 设a,b,c为三个投票的人,输出的为f,投为1,不投为0,两票以上 ...
FPGA笔记：VHDL语言总结
VHDL语言总结前言一. VHDL是什么? 1. 缩写 2. 作用 3. VHDL与原理图描述的比较 4. VHDL语言特点 5. 与其他语言比较二.VHDL程序架构 VHDL基本结构 1. 实 ...
笔记：FPGA与VHDL语言学习3
FPGA与VHDL语言学习3 目录 1. LPM_RAM的设置和调用方法,设计一个LPM_RAM 2. 简易正弦信号发生器(这里要使用的 data7X8 .mif 文件),要求用LPM设计一个七位计数 ...
VHDL语言的基本结构（结构框架说明）
VHDL语言的基本结构一.实体说明主要描述的是一个设计单元的外部特征,即对外的输入/输出接口及一些用于结构体的参数定义. 规则一:建议将VHDL的标识符或基本语句关键词,以大写方式表示:而又设计者 ...
VHDL语言基础-基本语句
目录 VHDL基本语句: 并行语句: 并行语句常包括以下七种: 赋值语句: 使用格式: 条件赋值语句: 使用格式: 选择信号赋值语句: 使用格式: 进程语句: 使用格式: Example:D触发器: ...

七人表决器VHDL语言

七人表决器VHDL语言相关推荐

最新文章

热门文章