常用电平LVTTL、LVCMOS、LVDS、CML的标准和区别

电路设计中，经常遇到各种不相同的逻辑电平。常见的逻辑电平如下：
TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。

TTL电平
TTL：Transistor-Transistor Logic 三极管结构。TTL电平常用的一般分为2种，分别是3.3V和5V，不论是3.3V还是5V的TTL的VIH/VIL与VOH/VOL都是一样的,输入的高低电平VIH/VIL一般是2V/0.8V，输出的高低电平VOH/VOL一般是 2.4V/0.4V，也就是输出：VOH>=2.4V；VOL<=0.5V；输入：VIH>=2V；VIL<=0.8V。另外由于2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。

LVTTL电平
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
3.3V LVTTL：
Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：
Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。

COMS电平
COMS：Complementary Metal Oxide SemiconductorPMOS+NMOS。CMOS的速度比较快，大多数用于相对高速的器件，比如一驱多时钟芯片。
Vcc：5V时，输出：VOH>=4.45V；输入：VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
CMOS使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL直接相互驱动。
3.3V LVCMOS：
Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。
2.5V LVCMOS：
Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。

ECL、 PECL、LVPECL电平
ECL：Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)
Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。
速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。为简化电源，出现了PECL(ECL结构，改用正电压供电)和LVPECL。
PECL：Pseudo/Positive ECL
Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V
LVPELC：Low Voltage PECL
Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V
ECL、 PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL：直流匹配时用130欧上拉，同时用82欧下拉；交流匹配时用82欧上拉，同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)

LVDS电平
LVDS：Low Voltage Differential Signaling。前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开关速度又推出LVDS电平标准。差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平，中心电平一般在1.2V左右。LVDS使用注意：可以达到600M以上，PCB要求较高，差分线要求严格等长，差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil，最好控制在300mil内。

CML电平
CML：是内部做好匹配的一种电路，不需再进行匹配。三极管结构，也是差分线，速度能达到3G以上。只能点对点传输。

GTL电平
GTL：类似CMOS的一种结构，输入为比较器结构，比较器一端接参考电平，另一端接输入信号。1.2V电源供电。
Vcc=1.2V；VOH>=1.1V；VOL<=0.4V；VIH>=0.85V；VIL<=0.75V
PGTL/GTL+：
Vcc=1.5V；VOH>=1.4V；VOL<=0.46V；VIH>=1.2V；VIL<=0.8V

HSTL与SSTL电平
HSTL是主要用于QDR存储器的一种电平标准：一般有V¬CCIO=1.8V和V¬¬CCIO= 1.5V。和上面的GTL相似，输入为输入为比较器结构，比较器一端接参考电平(VCCIO/2)，另一端接输入信号。对参考电平要求比较高(1%精度)。SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V，输入为输入为比较器结构，比较器一端接参考电平1.25V，另一端接输入信号。对参考电平要求比较高(1%精度)。
HSTL和SSTL大多用在300M以下。

RS232和RS48电平
RS232采用±12-15V供电，我们电脑后面的串口即为RS232标准。+12V表示0，-12V表示1。可以用MAX3232等专用芯片转换，也可以用两个三极管加一些外围电路进行反相和电压匹配。
RS485是一种差分结构，相对RS232有更高的抗干扰能力。传输距离可以达到上千米。

常用电平LVTTL、LVCMOS、LVDS、CML的标准和区别相关推荐

1.16 常用电平标准（TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL）
目录 1 简介 2 电平说明 1 简介电路设计中,经常遇到各种不相同的逻辑电平.常见的逻辑电平如下:TTL.CMOS.LVTTL.LVCMOS.ECL.PECL.LVPECL.RS232.RS485 ...
FPGA几种电平：TTL，CMOS以及LVTTL,LVCMOS
电路设计中,经常遇到各种不相同的逻辑电平.常见的逻辑电平如下: TTL.CMOS.LVTTL.LVCMOS.ECL.PECL.LVPECL.RS232.RS485等,还有一些速度比较高的 LVDS.G ...
LVDS,CML,LVPECL,VML之间接口电平转换（来自TI文档）
在平时的工作中,经常会接触到各种差分电平的转换,网上也有很多这样的资料,但发现有些混乱,所以找了TI的这份文档进行翻译,一是系统的归类一下,二是自己也能通过这个来加深理解和学习.这个文档对于各个电平的 ...
LVDS,CML,LVPECL,VML接口详细介绍
在平时的工作中,经常会接触到各种差分电平的转换,网上也有很多这样的资料,但发现有些混乱,所以找了TI的这份文档进行翻译,一是系统的归类一下,二是自己也能通过这个来加深理解和学习.这个文档对于各个电平的 ...
《FPGA全程进阶---实战演练》第二十一章之几种常用电平分析及特性
TTL,CMOS以及LVTTL,LVCMOS TTL和CMOS是数字电路中两种常见的逻辑电平,LVTTL和LVCMOS是两者低电平版本.TTL是流控器件,输入电阻小,TTL电平器件速度快,驱动能力大, ...
LVTTL转LVDS MS90C385B/G与LVDS转LVTTL MS90C386B 功能特点及应用详解
MS90C386B.MS90C385B/G是瑞盟2012年推出的1Port_LVDS_RxTx,MS90C386B为LVDS to LVTTL(RGB),直接替换THC63LVDF84B.DS ...
php psl标准,API 5L PSL1与PSL2标准的区别
API 5L管线钢管简介/API 5L PSL1与PSL2标准的区别 API 5L一般是指管线钢管的执行标准,管线钢管是用来把抽出地面的油.汽.水等输送到石油和天然气工业企业的管道.管线钢管包括无缝钢 ...
C编程标准：GNU C 、ANSI C、标准C、标准c++区别和联系
GNU C .ANSI C.标准C.标准c++区别和联系 GNU计划,又称革奴计划,是由Richard Stallman在1983年9月27日公开发起的.它的目标是创建一套完全自由的操作系统.它在编写 ...
poe交换机标准与非标准的区别介绍
POE指的是在现有的以太网Cat.5布线基础架构不作任何改动的情况下,在为一些基于IP的终端(如IP电话机.无线局域网接入点AP.网络摄像机等)传输数据信号的同时,还能为此类设备提供直流电的技术,就是 ...

常用电平LVTTL、LVCMOS、LVDS、CML的标准和区别

常用电平LVTTL、LVCMOS、LVDS、CML的标准和区别相关推荐

最新文章

热门文章