XILINX静态时序分析专题二：hold time

 本篇分析vivado分析hold time的方法，hold time 比较难理解，如图一所示，

图一
它的意思是reg1的输出不能太快到达reg2，这是为了防止采到的新数据太快而冲掉了原来的数据。保持时间约束的是同一个时钟边沿，而不是对下一个时钟边沿的约束。reg2在边沿2时刻刚刚捕获reg1在边沿1时刻发出的数据，若reg1在边沿2时刻发出的数据过快到达reg2，则会冲掉前面的数据。因此保持时间约束的是同一个边沿。
在时钟沿到达之后，数据要保持Thold的时间，因此，要满足：
Tdata_path = Tco + Tlogic + Trouting ≥ Tskew + Thold
上面一段摘抄自别的文章，对于这个公式，Tskew为时钟到达目的寄存器时延和到达源寄存器时延的差值。
下面拿一条路径为例，研究vivado分析hold time的时序路径方法。如图二所示，

图二
Source为图一中reg1的 C端，Destination为图二中reg2的D端，

XILINX静态时序分析专题二：hold time相关推荐

FPGA经验谈系列文章——静态时序分析（二）
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档 FPGA经验谈系列文章--静态时序分析(二) 四种时序路径时序路径段接上一篇,上一篇是一个ALTERA的培训PPT,这一篇是有一个 ...
FPGA之道（76）静态时序分析（二）一道时序分析的例题
文章目录前言一道时序分析的例题解答一:能否正确工作分析解答二:最大时钟速率分析延伸二:最小时钟速率? 解答三:保持时间不足情形分析前言本文来自于<FPGA 之道>,在正式讲解 ...
数字集成电路静态时序分析基础（二）
一.静态时序分析的概述时序弧时序弧:用来描述两个节点延时信息的数据时序弧通常又分为连线的延时和单元的延时连线的延时指的是单元的输出端口和扇出的网络负载之间的延时信息. 单元的延时指的是单元的输 ...
免费课程推荐|数字集成电路静态时序分析基础
讲师介绍: 邸志雄博士,硕士研究生导师,西南交通大学信息学院电子工程系副系主任.CCF会员.中国图象图形学学会军民融合专委会成员.新工科联盟"可定制计算"专委会成员.研究方向为高 ...
FPGA的设计艺术（3）静态时序分析
前言本文首发:FPGA的设计艺术(3)静态时序分析,我的易百纳技术社区专栏. 同行邀请消息:FPGA/IC Technology Exchange 什么是静态时序分析(STA)? 静态时序分析介绍 ...
静态时序分析——基础概念
一.简述静态时序分析是检查系统时序是否满足要求的主要手段.以往时序的验证依赖于仿真,采用仿真的方法,覆盖率跟所施加的激励有关,有些时序违例会被忽略.此外,仿真方法效率非常的低,会大大延长产品的开发周 ...
以下不属于时序逻辑电路的有_静态时序分析圣经翻译计划——附录B：SDF
本附录将介绍标准延迟标注格式,并说明了如何在仿真中执行反标. 延迟格式描述了设计网表的单元延迟和互连走线延迟,无论设计是用两种主要硬件描述语言(VHDL或Verilog HDL)中的哪一种所描述的. ...
《静态时序分析实用方法》翻译
第1章引言解释了什么是静态时序分析以及它如何用于时序验证.还描述了功率和可靠性方面的考虑. 概述了纳米设计的静态时序分析程序.本章解决了诸如什么是静态时序分析.噪声和串扰的影响是什么.如何使用这些 ...
IC验证：静态时序分析
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录前言一.数字IC设计流程(前端+后端) 二.静态时序分析在芯片设计中的地位三.静态时序分析的作用四.静态时序分析过程 ...

XILINX静态时序分析专题二：hold time

XILINX静态时序分析专题二：hold time相关推荐

最新文章

热门文章