计算机组成原理期末试题

一、选择类型题:

1．现代计算机组织结构是以_B____为中心，其基本结构遵循冯·诺依曼思想。

A. 寄存器 B. 存储器 C. 运算器 D. 控制器

2．存储字长是指___B___。

A．存放在一个存储单元中的二进制代码组合；

B．存放在一个存储单元中的二进制代码位数；

C．存储单元的个数；

D．机器指令的位数。

3．CPU通过____B__启动通道。

A．执行通道命令；

B．执行I/O指令；

C．发出中断请求；

D．程序查询。

4．对有关数据加以分类、统计、分析，这属于计算机在__C____方面的应用。

A．数值计算；

B．辅助设计；

C．数据处理；

D．实时控制。

5．电子计算机的算术／逻辑单元、控制单元及存储器合称为C

A．CPU

B．ALU

C．主机；

D．UP

6．存储周期是指______。

A．存储器的写入时间；

B．存储器进行连续写操作允许的最短间隔时间；

C．存储器进行连续读或写操作所允许的最短间隔时间；

D．指令执行时间。

7．当定点运算发生溢出时，应______ 。

A．向左规格化；

B．向右规格化；

C．发出出错信息；

D．舍入处理。

8．加法器采用先行进位的目的是______ 。

A．优化加法器的结构；

B．节省器材；

C．加速传递进位信号；

D．增强加法器结构。

9．变址寻址方式中，操作数的有效地址是______。

A．基址寄存器内容加上形式地址（位移量）；

B．程序计数器内容加上形式地址；

C．变址寄存器内容加上形式地址；

D．寄存器内容加上形式地址。

10．指令寄存器的位数取决于______。

A．存储器的容量；

B．指令字长；

C．机器字长；

D．存储字长。

11．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于______。

A．同步控制；

B．异步控制；

C．联合控制；

D．人工控制。

12．中断发生时，由硬件更新程序计数器PC，而不是由软件完成，主要是为了________。

A. 能进入中断处理程序并正确返回源程序 B. 节省内容

C. 提高处理机的速度 D. 使中断处理程序易于编址，不易出错

13．CPU响应中断的时间是______。

A．中断源提出请求；

B．取指周期结束；

C．执行周期结束；

D．间址周期结束。

14．基址寻址方式中，操作数的有效地址是______。

A．基址寄存器内容加上形式地址（位移量）；

B．程序计数器内容加上形式地址；

C．变址寄存器内容加上形式地址；

D．寄存器内容加上形式地址。

15．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作______。

A．停止CPU访问主存；

B．周期挪用；

C．DMA与CPU交替访问；

D．DMA。

16．计算机操作的最小单位时间是______。

A．时钟周期；

B．指令周期；

C．CPU周期；

D．中断周期。

17．用以指定待执行指令所在地址的是______。

A．指令寄存器；

B．数据计数器；

C．程序计数器；

D．累加器。

18．一个16K×32位的存储器，其地址线和数据线的总和是______。

A．48；

B．46；

C．36；

D．32。

19．某一SRAM 芯片，其容量为1024×8 位，除电源端和接地端外，该芯片引出线的最小数目应为。

A. 13 B. 15

C. 18 D. 20

20．长度相同但格式不同的2种浮点数，假定前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同,则它们可表示的数的范围和精度为______。

A. 两者可表示的数的范围和精度相同 B. 前者可表示的数的范围大但精度低

C. 后者可表示的数的范围大且精度高 D. 前者可表示的数的范围大且精度高

21．响应中断请求的条件是______。

A．外设提出中断；

B．外设工作完成和系统允许时；

C．外设工作完成和中断标记触发器为“1”时；

D．CPU提出中断。

22．中断向量可提供______。

A．被选中设备的地址；

B．传送数据的起始地址；

C．中断服务程序入口地址；

D．主程序的断点地址。

23．在中断周期中，将允许中断触发器置“0”的操作由______完成。

A．硬件；

B．关中断指令；

C．开中断指令；

D．软件。

25．存放欲执行指令的寄存器是______。

A．MAR；

B．PC；

C．MDR；

D．IR。

26．采用变址寻址可扩大寻址范围，且______。

A．变址寄存器内容由用户确定，在程序执行过程中不可变；

B．变址寄存器内容由操作系统确定，在程序执行过程中可变；

C．变址寄存器内容由用户确定，在程序执行过程中可变；

D．变址寄存器内容由操作系统确定，在程序执行过程不中可变；

27．计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用______控制方式。

A．延长机器周期内节拍数的；

B．异步；

C．中央与局部控制相结合的；

D．同步；

28．微程序放在______中。

A．存储器控制器；

B．控制存储器；

C．主存储器；

D．Cache。

29．在CPU的寄存器中，______对用户是完全透明的。

A．程序计数器；

B．指令寄存器；

C．状态寄存器；

D．通用寄存器。

30．运算器由许多部件组成，其核心部分是______。

A．数据总线；

B．算术逻辑运算单元；

C．累加寄存器；

D．多路开关。

31．三种集中式总线控制中，______方式对电路故障最敏感。

A．链式查询；

B．计数器定时查询；

C．独立请求；

D．以上都不对。

32．一条指令中包含的信息有。

A．操作码、控制码；

B．操作码、向量地址；

C．操作码、地址码。

D．控制码、向量地址；

33．在各种异步通信方式中，______速度最快。

A．全互锁；

B．半互锁；

C．不互锁。

D．以上都不是.

34．一个512KB的存储器，其地址线和数据线的总和是______。

A．17；

B．19；

C．27。

D．32

35．设寄存器内容为80H，若它对应的真值是 – 127，则该机器数是

A．原码；

B．补码；

C．反码；

D．移码。

36．下列叙述中是正确的。

A．程序中断方式中有中断请求，DMA方式中没有中断请求；

B．程序中断方式和DMA方式中实现数据传送都需中断请求；

C．程序中断方式和DMA方式中都有中断请求，但目的不同；

D．DMA要等到指令周期结束时才进行周期窃取。

37．设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是。

A．224；

B．223；

C．222；

D．221。

38．在浮点机中，判断补码规格化形式的原则是______。

A．尾数的第一数位为1，数符任意；

B．尾数的符号位与第一数位相同；

C．尾数的符号位与第一数位不同；

D．阶符与数符不同。

39．I/O与主主机交换信息的方式中，DMA方式的特点是______。

A．CPU与设备串行工作，传送与主程序串行工作；

B．CPU与设备并行工作，传送与主程序串行工作；

C．CPU与设备并行工作，传送与主程序并行工作；

D．CPU与设备串行工作，传送与主程序并行工作。

40. 直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是____。

A．直接、立即、间接； B．直接、间接、立即；

C．立即、直接、间接； D．立即、间接、直接。

二、填空类型题

1．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为A ，最小正数为B ，最大负数为C ，最小负数为D 。

2．在微程序控制方式中，一个节拍中所需要的一组

微命令被编成一条。

3．在写操作时，对Cache与主存单元同时修改的方法称作，若每次只暂时写入Cache，直到替换时才写入主存的方法称作。

4．在组合逻辑控制器中，微操作控制信号由A 、B 和C 决定。可直接寻址的范围是 C ，一次间址的范围是 D 。

5．一条双字长的取数指令（LDA）存于存储器的200和201单元，其中第一个字为操作码和寻址特征M，第二个字为形式地址。假设PC当前值为200，变址寄存器XR的内容为101，基址寄存器BR的内容为200，存储器各单元的内容如下图所示。写出在下列寻址方式中，取数指令执行结束后，累加器AC的内容。

立即寻址 AC的内容为：________；
直接寻址 AC的内容为：________；
间接寻址 AC的内容为：________；
相对寻址 AC的内容为：________；
基址寻址 AC的内容为：________；
变址寻址 AC的内容为：________。

6．I/O的编址方式可分为A 和B 两大类，前者需有独立的I/O指令，后者可通过C 指令和设备交换信息。

7．变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供A ，指令提供B ；而在变址寻址中，变址寄存器提供C ，指令提供D 。

8．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+ 1→ pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为A 。若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为B 。

9．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是

_A_、_B_和_C_。

10．动态RAM靠A 的原理存储信息，因此一般在B 时间内必须刷新一次，刷新与C 址有关，该地址由D 给出。

11．设 n = 16 （不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最多需A ns,补码Booth算法最多需B ns

12．影响流水线性能的三种相关分别是A，B和 C 。

13．在微程序控制器中，一条机器指令对应一个，若某机有35条机器指令，通常可对应个微程序。

14．在总线的异步通信方式中，通信的双方可以通过A 、B 和C 三种类型联络。

15。微指令格式可分为A 型和B 型两类，其中C 型微指令用较长的微程序结构换取较短的微指令结构。

填空题

1、设浮点数阶码为8位（含一位阶符），尾数为24位（含一位数符），则32位二进制补码浮点规格化数对应十进制真值范围是：最大正数为（2127(1-2-23)），最小正数为（2-129），最大负数为（2-128(-2-1-2-23)），最小负数为（-2-127）。

2、一个总线传输周期包括（申请分配）（寻址）（传输）和（结束）四个阶段。

3、CPU采用同步控制方式时，控制器使用（机器周期）和（节拍）组成的多极时序系统。

4、在组合逻辑控制器中，微操作控制信号由（指令操作码）、（时序）和（状态条件）决定。

5、微指令格式可分为（垂直）型和（水平）型两类，其中（垂直）型微指令用较长的微程序结构换取较短的微指令结构。

6、在写操作时，对Cache与主存单元同事修改的方法称作（写直达法），若每次只暂时写入Cache直到替换时才写入主存的方法称作（写回法）。

7、I/O的编址方式可分为（不统一编址）和（统一编址）两大类，前者需有独立的I/O指令，后者可通过（访存）指令和设备交换信息。

8、变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供（基地址），指令提供（偏移量）；而在变址寻址中，变址寄存器提供（偏移量），指令提供（基地址）。

9、设相对寻址的转移指令占2个字节，第一个字节为操作码，第二个字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+1 pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为（2.5H）。若当前地址为300FH，要求转移到3004H，则该转移指令第二字节的内容应为（F3H）。

10、在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是（停止CPU访问主存）、（周期挪用）和（DMA和CPU交替访问主存）。

11、动态RAM考（电容储存电荷）的原理储存信息，因此一般在（2ms）时间内必须刷新一次，刷新与（行地址）有关，该地址由（刷新地址计数器）给出。

12、设n=16（不包括符号位），机器完成一次加加位移各需100ns，则原码一位乘最多需要（3200）ns，补码Booth算法最多需（3300）ns。

13、目前并行进位链有（单重分组）、（双重分组）。

14、影响流水线性能的三种关系分别是（结构）、（数据）和（控制相关）。

15、在微程序控制器中，一条机器指令对应一个（微程序），若某机有35条机器指令，通常可对应（38）个微程序。

16、在总线的异步通信方式中，通信的双方可以通过（不互锁）、（半互锁）和（全互锁）三种类型联络。

17、假设微指令的操作控制段共18位，若采用直接控制，则一条微指令可同时启动（18）个操作命令。若采用字段直接编码控制，并要求一条微指令能同时启动3个微操作，则微指令的操作控制字段应分（3）段，若每个字段的微操作数相同这样的微指令格式最多可包含（192）个微操作命令。

18、设指令字长等于存储字长，均为24位，若某指令系统可完成108种操作，操作码长度固定。且具有直接、间接（一次间址）、变址、基址、相对、立即等寻址方式，则在保证最大范围内直接寻址多的前提下，指令字中操作码占（7）位，寻址特征占（3）位，可直接寻址的范围是（214），一次间址的范围是（224）。

1.CPU包括哪几个工作周期？每个工作周期访存的作用是什么？

（1）取指周期：取指令

（2）间指周期：取有效地址

（3）执行周期：取（或存）操作数

（4）中断周期：将程序断点保存起来

什么是指令周期、机器周期和时钟周期？三者有何关系？

指令周期是CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间；

机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期；

时钟周期使机器周期主频的倒数，也可称为节拍，它是控制计算机操作的最小单位时间；

关系：一个指令周期包括若干个机器周期，一个机器周期又包括若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。

某机有五个中断源，按中断响应的优先顺序由高到低为L0，L1， L2，L3，L4，现要求优先顺序改为L3，L2，L4，L1，L0，写出各中断源的屏蔽字。

L3：11111

L2：01111

L4：00111

L1：00011

L0：00001

总线通信控制有几种方式，简要说明各自的特点。

同步通信：通信双方由统一时标控制数据传送；

异步通信：采用应答方式通信；

单通步通信：统一时钟，可插入等待信号；

分离式通信：都是全反向，充分发挥总线的有效应用；

控制器中常采用那些控制方式，各有何特点。

同步控制：即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时标保持一致；

异步控制：不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。

联合控制：是同步控制和异步控制相结合的方式，即大多数微操作在同步时序信号控制下进行，而对那些时间难以确定的微操作，如涉及到I/O操作则采用异步控制。

异步通信与同步通信的主要区别是什么，说明通信双方如何联络。

同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式又不互锁，半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系，半互锁方式通信双方有简单的制约关系，全互锁方式通信双方有完全制约关系。其中全互锁通信可靠性最高。

除了采用高速芯片外，分别指出存储器、运算器、控制器和I/O系统个字可采用什么方法提高机器速度，各举一例简要说明。

存储器：采用多提交叉存储器

运算器：采用快速进位链

控制器：采用指令流水

I/O系统：采用DMA方式

为什么外围设备要通过接口与CPU相连？接口有哪些功能？

1）一台机器通常配有多台外设，它们各自有其设备号，通过接口可实现对设备的选择；

2）I/O设备种类繁多，速度不一，与CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配；

3）I/O设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换；

4）I/O设备的输出电平可能与CPU的输入/出电平不同，通过接口可实现电平转换；

5）CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令；

6）I/O设备需将其工作状况及时报告CPU，通过接口可见是设备的工作状态，并保存状态信息供CPU查询；

接口功能：选址、传送命令、反应设备状态、传送数据。

说明一次程序中断的全过程并简述中断隐指令及其功能。

过程：（1）保护断点；

（2）寻找中断入口；

（3）执行中断处理程序；

（4）中断返回

中断隐指令及其功能：

中断隐指令实在机器指令系统中没有的指令，它是CPU在中

断周期内由硬件自动完成的一条指令，其功能包括保护程序断

点、寻找中断服务程序的入口地址、关中断等功能。

在DMA方式中，COU和DMA接口分时使用主存有几种方法？简要说明之。

（1）停止cpu访问主存。这种方法DMA在传送一批数据时独占主存，cpu放弃了地址线、数据线和有关控制线的使用权，在一批数据传送完毕后，DMA接口才把总线的控制权交回给cpu。显然，这种方法在DMA传送过程中，cpu基本处于不工作状态或保持原状态。

（2）周期挪用。这种方法cpu按程序的要求访问主存，一旦I/O设备有DMA请求，则由I/O设备挪用一个存储周期。此时cpu可完成自身的操作，但要停止访存。显然，这种方法既实现了I/O传送，又较好的发挥了主存和cpu的效率，是一种广泛采用的方法。

（3）DMA和cpu交替访问主存。这种方法适合于cpu的工作周期比主存的存取周期长的情况。

画出计算机中存储系统的层次结构，并说明不同层次的作用及对速度、容量的要求。

主存：存放需要CPU运行的程序和数据，速度较快，容量较大。

Cache：存放当前访问频繁的内容，速度最快，容量较小。

外存：存放需联机保存但暂不执行的程序和数据，容量很大，速度较慢。

12. 什么叫指令？什么叫微指令？二者有什么关系？

（1）指令，即指机器指令。每一条指令可以完成一个独立的算术运算或逻辑运算操作。

（2）控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令，而一组实现一定操作功能的微命令的组合，构成一条微指令。

（3）许多条微指令组成的序列构成了微程序，微程序则完成对指令的解释执行。

13.总线的集中式判优控制常用的有哪几种方式，分析其各种方式的特点？

3种：链式查询、计数器查询、独立请求；
     特点：
     链式查询：连线简单，易于扩充，对电路故障最敏感；
     计数器查询：优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；
     独立请求：判优速度最快，但硬件器件用量大，连线多，成本较高。

计算机组成原理期末试题相关推荐

网学天地计算机组成与原理试题,哈工大2007年秋季学期计算机组成原理期末试题...
哈工大计算机考研全套视频和资料真题考点典型题命题规律独家视频讲解详解网学天地 www e 咨询 QQ 3505993547 哈工大 2007 年秋季学期题号一二三四五六七八九十总分 ...
哈工大本部2022计算机组成原理期末试题回忆版
2022年11月27日晚,笔者经历了计算机组成原理考试. 身为计算机组成原理重新开设的第一届学生,在复习的时候可谓是茫然不知所措:参考王道?还是参考唐书及其习题解答那本书?其实参考哪一个都可以,但是从 ...
交大计算机组成原理期末试题及答案,交大网络计算机组成原理第三次作业-2016完整版...
交大网络计算机组成原理第三次作业-2016完整版 (7页) 本资源提供全文预览,点击全文预览即可全文预览,如果喜欢文档就下载吧,查找使用更方便哦! 9.9 积分 1 ?堆栈是一种特殊的数据寻址方式,基 ...
某微型计算机指令格式如图,计算机组成原理期末复习试题2套不含答案
计算机组成原理期末复习试题2套不含答案 (8页) 本资源提供全文预览,点击全文预览即可全文预览,如果喜欢文档就下载吧,查找使用更方便哦! 9.9 积分附录C:<计算机组成原理>期末试卷样 ...
计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案一.选择题 1.完整的计算机系统应包括______.D A. 运算器.存储器和控制器 B. 外部设备和主机 C. 主机和实用程序 D. 配套的硬件设备和软件系统 2. ...
成考期末计算机组成原理,计算机组成原理期末考试试题及答案
计算机组成原理期末考试试题及答案一.选择题 1.完整的计算机系统应包括______.D A. 运算器.存储器和控制器 C. 主机和实用程序 A. RAM存储器 C. 主存储器 A. 多指令流单数据流 ...
电大计算机组成原理期末考试试题及答案,最新电大计算机组成原理期末考试试题及答案小抄‌.doc...
电大计算机组成原理期末考试试题及答案小抄选择题 1.完整的计算机系统应包括______.D A. 运算器.存储器和控制器 B. 外部设备和主机 C. 主机和实用程序 D. 配套的硬件设备和软件系统 ...
计算机组成原理考试试题,计算机组成原理期末考试试题1
计算机组成原理期末考试试题1 (3页) 本资源提供全文预览,点击全文预览即可全文预览,如果喜欢文档就下载吧,查找使用更方便哦! 9.9 积分试卷1一. 选择题(每小题1分,共10分)1. 从器件角度 ...
计算机组成原理模拟试题,计算机组成原理模拟试题及答案
<计算机组成原理模拟试题及答案>由会员分享,可在线阅读,更多相关<计算机组成原理模拟试题及答案(6页珍藏版)>请在人人文库网上搜索. 1.本科生期末试卷一一选择题(每小题1分 ...

计算机组成原理期末试题

计算机组成原理期末试题相关推荐

最新文章

热门文章