电子产品硬件研发—提高抗干扰性能的常用方法

关健词：1：电磁兼容 ( EMC) 　2：PCB(印制电路板)布线 　

EMC：

抗干扰技术是电磁兼容 ( EMC) 设计的重要内容 ,涉及范围很广 ,需要理论知识和实际经验的配合。EMC 是当今的热门课题 ,尤其是微电子技术蓬勃发展的时代 ,电子系统的电磁兼容性更是制约实际应用的瓶颈。国外在这方面投入了大量的人力和物力 ,它在整个电子产品开发成本中占有很大的比重。我国在这方面的研究起步较晚 ,目前全国只有几个 EMC 实验室能够进行这方面的检测和分析。

经查阅大量的资料和笔者数年的电子产品研发工作经验 ,现将电子产品中常用的抗干扰措施总结如下 ,供头条粉丝朋友们学习参考。

1 　下面的一些系统要特别注意抗电磁干扰

1. 1 　微控制器时钟频率特别高 ,总线周期特别短的系统。

1. 2 　系统含有大功率 ,大电流驱动电路 ,如产生火花的继电器 ,大电流开关等。

1. 3 　含微弱模拟信号电路以及高精度 A/ D 变换电路的系统。

2 　为增加系统的抗电磁干扰能力采取如下措施

2. 1 　选用频率低的微控制器

选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波 ,方波中的高频成份比正弦波多得多。虽然方波的高频成份的幅度比基波小 ,但频率越高越容易发射出成为噪声源 ,微控制器产生的最有影响的高频噪声大约是时钟频率的 3 倍。

2. 2 　减小信号传输中的畸变

微控制器主要采用高速 CMOS 技术制造。信号输入端静态输入电流在 1mA 左右 ,输入电容 10PF 左右 ,输入阻抗相当高 ,高速 CMOS 电路的输出端都有较大的带载能力 ,即较大的输出电流 ,将一个门的输出端通过一段长线引到输入阻抗相当高的输入端 ,反射问题就很严重 ,它会引起信号畸变 ,增加系统噪声。当 Tpd > Tr 时 ,就成了一个传输线问题 ,必须考虑信号反射 ,阻抗匹配等问题。信号在印制板上的延迟时间与引线的特性阻抗有关 ,即与印制线路板材料的介电常数有关。可以粗略地认为 ,信号在印制板引线的传输速度 ,约为光速的 1/ 3 到 1/ 2 之间。微控制器构成的系统中常用逻辑电路元件的 Tr (标准延迟时间)为 3 到 18ns 之间。在印制线路板上 ,信号通过一个 7Ω的电阻和一段 25cm 长的引线 ,线上延迟时间大致在 420ns 之间。也就是说 ,信号在印刷线路上的引线越短越好 ,最长不宜超过 25cm。而且过孔数目也应尽量少 ,最好不多于 2 个。当信号的上升时间快于信号延迟时间 ,就要按照快电子学处理。此时要考虑传输线的阻抗匹配 ,对于一块印刷线路板上的集成块之间的信号传输 ,要避免出现 Td > Trd 的情况 ,印刷线路板越大系统的速度就越不能太快。用以下结论归纳印刷线路板设计的一个规则 :信号在印刷板上传输 ,其延迟时间不应大于所用器件的标称延迟时间。

2. 3 　减小信号线间的交叉干扰

A 点一个上升时间为 Tr 的阶跃信号通过引线 AB 传向 B 端。信号在 AB 线上的延迟时间是 Td。在D 点 ,由于 A 点信号的向前传输 ,到达 B 点后的信号反射和 AB 线的延迟 , Td 时间以后会感应出一个宽度为 Tr 的页脉冲信号。在 C 点 ,由于 AB 上信号的传输与反射 ,会感应出一个宽度为信号在 AB 线上的延迟时间的两倍 ,即 2 Td 的正脉冲信号。这就是信号间的交叉干扰。干扰信号的强度与 C 点信号的 di/ at有关 ,与线间距离有关。当两信号线不是很长时 ,AB 上看到的实际是两个脉冲的迭加。CMOS 工艺制造的微控制由输入阻抗高 ,噪声高 ,噪声容限也很高 ,数字电路是迭加 100～200mv 噪声并不影响其工作。若图中 AB 线是一模拟信号 ,这种干扰就变为不能容忍。如印刷线路板为四层板 ,其中有一层是大面积的地 ,或双面板 ,信号线的反面是大面积的地时 ,这种信号间的交叉干扰就会变小。原因是 ,大面积的地减小了信号线的特性阻抗 ,信号在 D 端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比 ,与介质厚度的自然对数成正比。若 AB 线为一模拟信号 ,要避免数字电路信号线 CD 对 AB 的干扰 ,AB 线下方要有大面积的地 ,AB 线到 CD 线的距离要大于 AB 线与地距离的 2～3 倍。可用局部屏蔽地 ,在有引结的一面引线左右两侧布以地线。

2. 4 　减小来自电源的噪声

电源在向系统提供能源的同时 ,也将其噪声加到所供电的电源上。电路中微控制器的复位线、中断线 ,以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路 ,即使电池供电的系统 ,电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。

2. 5 　为了避免高频信号通过印制导线时产生的电磁辐射 ,在印制电路板布线时 ,还应注意以下几点

2. 5. 1 　尽量减少印制导线的不连续性 ,例如导线宽度不要突变 ,导线的拐角应大于 90 度禁止环状走线等。

2. 5. 2 　时钟信号引线最容易产生电磁辐射干扰 ,走线时应与地线回路相靠近 ,驱动器应紧挨着连接器。

2. 5. 3 　总线驱动器应紧挨其欲驱动的总线。对于那些离开印制电路板的引线 ,驱动器应紧紧挨着连接器。

2. 5. 4 　数据总线的布线应每两根信号线之间夹一根信号地线。最好是紧紧挨着最不重要的地址引线放置地回路 ,因为后者常载有高频电流。

2. 6 　元件布置要合理分区

元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题 ,原则之一是各部件之间的引线要尽量

短。在布局上 ,要把模拟信号部分 ,高速数字电路部分 ,噪声源部分 (如继电器 ,大电流开关等)这三部分合理地分开 ,使相互间的信号耦合为最小。

2. 7 　处理好接地线

印刷电路板上 ,电源线和地线最重要。克服电磁干扰 ,最主要的手段就是接地。对于双面板 ,地线布置特别讲究 ,通过采用单点接地法 ,电源和地是从电源的两端接到印刷线路板上来的 ,电源一个接点 ,地一个接点。印刷线路板上 ,要有多个返回地线 ,这些都会聚到回电源的那个接点上 ,就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分 ,是指布线分开 ,而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时 ,通常采用屏蔽电缆。对于高频和数字信号.屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆 ,一端接地为好。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。

2. 8 　用好去耦电容

好的高频去耦电容可以去除高到 1 GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时 ,每个集成电路的电源 ,地之间都要加一个去耦电容。去耦电容有两个作用 :一方面是本集成电路的蓄能电容 ,提供和吸收该集成电路开门关门瞬间的充放电能 ;另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为 0. 1uf ,去耦电容有 5nH分布电感 ,它的并行共振频率大约在 7MHz 左右 ,也就是说对于 10MHz 以下的噪声有较好的去耦作用 ,对 40MHz 以上的噪声几乎不起作用。1uf ,10uf 电容 ,并行共振频率在 20MHz 以上 ,去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个 1uf 或 10uf 的去高频电容往往是有利的 ,即使是用电池供电的系统也需要这种电容。每 10 片左右的集成电路要加一片充放电电容 ,或称为蓄放电容 ,电容大小可选 10uf。最好不用电解电容 ,电解电容是两层溥膜卷起来的 ,这种卷起来的结构在高频时表现为电感 ,最好使用胆电容或聚碳酸酝电容。去耦电容值的选取并不严格 ,可按 C = 1/ f 计算 ;即 10MHz 取 0. 1uf ,对微控制器构成的系统 ,取 0. 1～0.01uf 之间都可以。

--------------------------------------------------------------END------------------------------------------------------------------

声明：本文部分内容及配图来源于网络，版权归属原作者所有，文章及其配图仅供学习之用，如有内容图片侵权或者其他问题，请私信联系作侵删。