【verilog】【Modelsim仿真】“XXX“already declared in this scope

问题：

作业要求写一个求3个n比特数的中间数的verilog代码，写完在modelsim仿真中遇到了如下问题：

代码段如下：

module mid #(parameter N = 4) (input [N - 1:0] a,input [N - 1:0] b,input [N - 1:0] c,output[N - 1:0] out
);wire [N - 1:0] l1, l2, l3, g1;MagCompL l1(a, b, l1);MagCompL l2(b, c, l2);MagCompL l3(a, c, l3);MagCompG g1(l1, l2, g1);MagCompG g2(g1, l3, out);  //endmodule

解决过程：

知道原因是信号被重复定义了，百度了之后发现大家犯的错在定义某信号前在其它模块接口信号中调用了这个信号，可通过把信号定义挪到调用模块前面解决问题

但上面的代码段中:

wire [N - 1:0] l1, l2, l3, g1;

信号定义是在模块例化之前的，不存在该问题。

卡了好久才发现，好像实例名字和信号名字重复了……

解决方法：

修改实例名，不要与变量名重复，否则会重复定义


module mid #(parameter N = 4) (input [N - 1:0] a,input [N - 1:0] b,input [N - 1:0] c,output[N - 1:0] out
);wire [N - 1:0] l1, l2, l3, g1;MagCompL min1(a, b, l1);MagCompL min2(b, c, l2);MagCompL min3(a, c, l3);MagCompG max1(l1, l2, g1);MagCompG max2(g1, l3, out);  //endmodule

总结与反思：

1.模块实例化不能放在always块里，（实例化只需要一次，与always语义不符）

2.verilog的执行机制中，信号定义与模块实例化有先后顺序？

【verilog】【Modelsim仿真】“XXX“already declared in this scope相关推荐

【调用IP宏文件进行仿真】modelsim仿真时出现 Instantiation of 'xxx' failed. The design unit was not found....
出现错误类似:modelsim 仿真fifo时出现 Error: (vsim-3033) E:/Programs/ModelSim/fifo/ps2_fifo.v(75): Instantiation ...
Verilog笔记——数据检测/独热码检测——Quartus与Modelsim仿真
MATLAB 与 FPGA无线通信.图像处理.数字信号处理系列 1.题目要求输入32-bit数据,若是2的N次方(如1=20,2=21),输出1,否则输出0,复位时输出高阻态.(实际上,这是对32位 ...
verilog学习笔记：简单的数据选择器modelsim仿真
如图所示,画出框图,有sel.in_1.in_2三个输出入,sel为选通器.in为信号,sel为高电平时输出in_1,否则输出in_2; 利用if语句实现该过程,代码如下: module mux2_1 ...
FPGA Verilog 串口无限多字节收发+流水灯程序+ModelSim仿真
工作环境(蓝色粗体字为特别注意内容) 1,软件环境:Windows 7.Quartus II.ModelSim SE.串口调试助手 2,硬件环境:开发板:EP2C5T144C8N核心板.USB Bla ...
modelsim仿真加速注意点
下面说一下我的使用方法(我一般是在linux下使用,考虑到大家大部分都使用windows,所以下面举的例子为windows下的使用方法): 1．建立modelsim子目录 2．第一次运行时,还是需要先 ...
Vivado级联Modelsim仿真Re-launch问题
Vivado级联Modelsim仿真出现修改设计代码后重新run do文件,波形没有随着代码修改而改变,这个问题博主之前没有注意到,因为把Vivado和Modelsim级联好后还没有试过仿真过,不过用 ...
modelsim仿真正确FPGA运行不正确的可能原因 - cm4写寄存器错
困住整整一周了,工作进行不下去,中午偶遇导师,指导意见是有两种可能: 1. FPGA编译器优化代码,可以考虑把综合过程中所有的warning排查一下 2. verilog里有不可综合的语句. 又及 ...
Modelsim仿真流程
Modelsim仿真流程 1. Modelsim简介略. 2. modelsim仿真流程:modelsim基本的仿真流程包括建立库.建立工程并编译.仿真.调试.但在libero环境中运行models ...
modelsim仿真ROM IP数据输出为0的解决办法
解决办法:把mif文件放在根目录下,和文件夹db同一级,File name就会直接显示这个文件名字总结主要问题应该还是出在文件路径主要参考这篇博客 FPGA的ROM-IP核配置问题 https:/ ...
FPGA配合debussy、modelsim仿真环境搭建
FPGA配合debussy.modelsim仿真环境搭建一.软件环境搭建 1,modelsim. 2,debussy 二.工程环境搭建 1,生成testbench 2.生成.fsdb波形文件第一步 ...

【verilog】【Modelsim仿真】“XXX“already declared in this scope

【verilog】【Modelsim仿真】“XXX“already declared in this scope相关推荐

最新文章

热门文章