实验背景:
全加器是实现三位数相加的组合逻辑电路,共有三个输入,两个输出。输入变量中的两个用 X 和 Y 表示,代表两个加数,第三个输入 Z 表示低位产生的进位。两个输出用 S(和)与 C(进位)来表示。输出值由三位输入的算术和决定。当所有输入都为 0 时,输出均为 0。当输入仅有一个为 1 或三个全为 1时,输出 S 为 1。当输入有两个或三个为 1 时,则输出 C 为 1。全加器的布尔表达式用异或运算表示可写成:
S=X⊕Y⊕Z
C=XY+YZ+XZ

四位行波进位加法器由四个全加器级联形成。被加数A和加数B的下标从右至左依次递增,下标0表示最低有效位,进位位将整个全加器链式地连接起来。并行加法器的进位输入为C0,进位输出为C4。一个n位的行波进位加法器需要n个全加器,每个进位输出连接到下一个高位全加器的进位输入。

VHDL语言

Library IEEE;
USE IEEE.std_logic_1164.all;ENTITY siweixingbo ISPORT(I:IN std_logic_vector(3 downto 0);J:IN std_logic_vector(3 downto 0);c:IN std_logic;c1:out std_logic;Y:out std_logic_vector(3 downto 0));
END siweixingbo;ARCHITECTURE one of siweixingbo isSIGNAL out1,out2,out3,out4:std_logic;BEGINout1<= (I(0) and J(0)) or (I(0) and c) or (c and J(0));out2<= (I(1) and J(1)) or (I(1) and out1) or (out1 and J(1));out3<= (I(2) and J(2)) or (I(2) and out2) or (out2 and J(2));out4<= (I(3) and J(3)) or (I(3) and out3) or (out3 and J(3));Y(0) <= ((not I(0)) and J(0) and (not c)) or ((not J(0)) and I(0) and (not c))or ((not J(0)) and (not I(0)) and c) or(J(0) and I(0) and c);Y(1) <= ((not I(1)) and J(1) and (not out1)) or ((not J(1)) and I(1) and (not out1))or ((not J(1)) and (not I(1)) and out1) or(J(1) and I(1) and out1);Y(2) <= ((not I(2)) and J(2) and (not out2)) or ((not J(2)) and I(2) and (not out2))or ((not J(2)) and (not I(2)) and out2) or(J(2) and I(2) and out2);Y(3) <= ((not I(3)) and J(3) and (not out3)) or ((not J(3)) and I(3) and (not out3))or ((not J(3)) and (not I(3)) and out3) or(J(3) and I(3) and out3);c1<=out4;
END ARCHITECTURE one;

RTL视图

(萌新的数电学习)用VHDL语言设计4位行波进位加法器相关推荐

  1. (萌新的数电学习)用VHDL语言设计CPU

    一.目的: 完整.连贯地运用<数字逻辑>所学到的知识,熟练掌握 EDA 工具基本使用方法,为学习好后续<计算机原理>课程做铺垫. 二.设计内容 (一) 按照给定的数据通路.数据 ...

  2. [数电实验]外星萤火虫设计

    [数电实验]外星萤火虫设计 文章目录 [数电实验]外星萤火虫设计 题目描述 电路要求 题目分析 解决方案 代码 仿真 题目描述 在遥远的 Mars星上有一种类似地球萤火虫的生物 星上有一种类似地球萤火 ...

  3. 数电课设——555定时器设计数字时钟

    熬夜做课设,写出来的东西,真香 数电课设--555定时器设计数字时钟 数电课设--555定时器设计数字时钟 链接: link.

  4. Proteus与模电数电学习第一弹

    因为并不是电子信息相关专业的学生,只是学过电工电子课,当时上课的时候没有意识到老师居然拿半个学期的时间讲完了整个模电数电的知识点. 因此上学期学过51和stm32之后就一直对单片机相关的原理一知半解, ...

  5. 来自某位小萌新的Web安全学习--day1

    标题草草介绍一哈哈: 哈喽!大家好!这里是网安一名小萌新发来的报道.19级网络空间安全本科生.现在的时间应该是2021-7-14日,正是大二升到大三的暑假阶段.由于前两年种种原因导致我个人的学习方向有 ...

  6. python 字体颜色_超萌新级的Python学习心得——字体颜色

    概要:本文讲的是Python语言中在命令行中显示不同字体颜色的方法,如有错误,欢迎指正. 正文: 开发过程中,为了方便调试代码,以及处理错误信息,基本上是需要输出一些文本的,例如在使用try-catc ...

  7. 数电学习(三、半导体二极管门电路)(三)

    文章目录 TTL门电路 回顾前面几种门电路 双极型三极管 TTL反相器 静态输入特性和静态输出特性 输入端负载特性 其他参数(CMOS也适用) 尖峰电流 其他TTL门电路 其他逻辑功能的门电路 OC门 ...

  8. 湖南大学_数电实验_模型机设计_CPU设计_verilog_课程实验报告

    本学期的数电课程实验就是模型机设计,由四次小实验构成,最后一次实验验收要求使用quartus做出一个模型机. 该实验的重要性:该实验的核心在于基于实验指导书设计CPU,从而帮我们理解CPU的工作原理. ...

  9. 数字系统设计学习之VHDL输入设计

    前言 继续数字系统设计的学习,对QuartusII9的使用相对开始熟悉了很多,正好课程进度学习到了VHDL语言,尝试用VHDL语言完成板载测试,本次实现的功能是花式流水灯. 本文原创,创作不易,转载请 ...

最新文章

  1. cheked复选框返回值的时候选中
  2. HandlerSocket client for java——hs4j正式发布0.1版本
  3. MapReduce基础开发之二数据去重和排序
  4. Request爬取网站(seo.chinaz.com)百度权重的查询结果
  5. ecshop 去版权
  6. ArrayList 除重
  7. 【第五单元】vim与文件管理(10.1)
  8. Android学习之四大组件简单介绍
  9. python提取pdf表格信息
  10. weblogic对JSP预编译、weblogic读取JSP编译后的class文件、ant中weblogic.jspc预编译JSP
  11. 关于“稳定”的相爱相杀:负载测试和压力测试
  12. linux部署was找不到8879端口,WAS8.0与IHS集群安装与配置指导手册
  13. 数字图像处理应用领域
  14. 华为手机微信小程序上传不了照片
  15. 电子邮件服务器怎样匿名转发功能,技巧:你为什么不能匿名发送电子邮件
  16. 计算机科学技术学院迎新晚会主题,我校计算机科学与技术学院举行迎新晚会
  17. 程序员的进化 - 在拉勾1024程序员节上的演讲
  18. NGUI|如何做出用鼠标滚动切换武器的效果
  19. 【计算机图形学】基于OpenGL的中点Bresenham算法画直线
  20. 微信小程序应用安全分析及设计

热门文章

  1. echarts设置柱形图宽度 最大宽度 最小宽度
  2. Android4.4以后第三方应用无法删除短信的解决方案
  3. 研报精选230410
  4. 数据分析师是干什么的?
  5. 资深项目经理这样做成本控制
  6. 李炎恢老师sql语句(6)
  7. [Wi-Fi抓包篇]2. Omnipeek——抓包分析方法
  8. [WallProxy] WallProxy
  9. pageadmin网站建设 如何修改和管理网站模板
  10. realplayer java,realplayer插件_realplayer插件_下载realplayer播放器