作者：ADI公司JonathanColao

简介

本应用笔记讨论逐次逼近寄存器(SAR)型模数转换器(ADC)中的片内过采样。常见过采样技术有两种：正常平均和滚动平均。这些技术是在AD7380/AD7381及其高吞吐速率SARADC系列中执行的，因此平均转换数据可以直接获得，数字控制器的负担得以减轻，这在数据采集系统中是一个优势。

在精密数据采集系统中，信噪比(SNR)和有效位数(ENOB)越高，系统在有宽带噪声的情况下测量信号的性能就越好。

噪声会降低系统性能。降低噪声的方法包括：用分辨率更高的ADC(例如Σ-ΔADC或SARADC)替换该系统，或者进行过采样并使用数字滤波技术。

过采样技术在Σ-ΔADC架构设计中有很长的历史。Σ-ΔADC由Σ调制器和随后的数字信号算法模块(或数字滤波器)构成。Σ调制器可以小至一位量化器，用以采集成千上万的样本，然后对这些样本进行抽取以实现高分辨率转换结果。参与平均的样本越多，可获得的分辨率越高，因而转换结果越接近于采样值。常见的Σ-Δ应用有温度监视和电子秤测量系统。

Σ-ΔADC架构依赖于以比目标带宽高得多的速率对较小电荷进行采样。它采集的样本更多，但每次获取的电荷更小。典型Σ-ΔADC的过采样范围介于目标信号的32倍至1000倍之间。过采样与噪声整形(调制方案)相结合的结果将带内噪声移到目标带宽之外。移至更高带宽的噪声随后通过数字滤波滤除。结果是目标带宽中的噪声更低且分辨率更高。Σ-ΔADC的每次转换结果都是较小但更频繁的采样事件所产生的。

SARADC利用逐次逼近来确定结果。SARADC通过逐步方法来确定数字表示的每个比特在单个采样瞬间是什么。SAR采样电荷再分配电容和数模转换器(DAC)阵列。采样数据与每个二进制加权电容阵列进行比较。二进制加权电容的总数决定了SARADC的位数或分辨率。转换过程由高速内部时钟和容性DAC阵列控制，能够快速转换变化的信号。SARADC用于需要宽带宽的数据采集系统。

SARADC通常转换单个时刻，以提供与特定时刻有关的数字答案。过采样的使用随着更快速SAR转换器的出现而增加，目的是提高关键目标带宽的分辨率。在当今使用过采样技术的SARADC中，该技术常常是通过微控制器或现场可编程门阵列(FPGA)上的后处理执行的。ADI公司则在其SARADC系列中内置了过采样特性。这种过采样特性能够提高噪声性能，简化接口要求，并允许用户直接使用，而无需对FPGA或微控制器进行设计并执行需要消耗大量资源的均值计算。过采样特性还能在可管理的数据速率下尽可能提高数据处理性能。

表公司双通道、同步采样SARADC系列

I输入类型	16位	14位	12位
差分	AD7380	AD7381
单端	AD7386	AD7387	AD7388

过采样

在模数转换期间，模拟信号由ADC数字化。与非过采样解决方案相比，过采样通过对模拟信号进行采样，并以远高于所需速率的方式对该信号进行数字转换来提高数字化信号的有效分辨率。过采样允许用户在更宽的带宽内对转换器噪声进行平均，从而消除噪声。对于不相关、宽带(白)和零(0)均值的噪声，当平均和/或滤波到特定带宽时，每2倍过采样，噪声就会降低√2倍或3dB。其他频谱内容(例如相关噪声或谐波)不会因平均而降低。图1显示了一个ADC的噪声水平(深灰色)，噪声来源有多个，包括量化噪声、热噪声和外部噪声(例如驱动器、时钟和基准电压源)，分布在奈奎斯特带宽上。

图1.平均滤波后的噪声

根据奈奎斯特理论(fSAMPLING≥(2×fIN))，为了准确重构信号，必须以至少两倍于目标最大频率的速率对输入信号进行采样。为使过采样发生，也要遵循同样的标准。过采样会降低信号的噪声，导致系统SNR增加，从而分辨率得以提高(假设没有明显的失真成分)。

过采样是一种数字信号处理技术，采集样本后取其平均值。数据样本平均类似低通滤波器。

ADI公司的AD7380系列是同步采样SARADC系列，能够进行片内过采样。该SARADC系列可以执行两种过采样技术：正常平均和滚动平均。

正常平均过采样

在正常平均过采样中，平均算法实现为简单平均：将M个样本加在一起，然后将所得的和除以M。在这种方法中，对每个平均结果都会采集一个新的M样本集。

表2给出了算法工作原理的一般表示。在此示例中，数据有12个样本。当M=2时，参与平均的样本数为2，每两个样本产生一个新的输出，因此速率为有效采样速率的一半。结果为样本1和样本2、样本3和样本4的平均值，依此类推。

表2.正常平均示例

样本数	采样结果	平均结果
		M=2	M=4
1	0.200	0.2500	0.2400
2	0.300
3	0.230	0.2350
4	0.240
5	0.260	0.2300	0.2500
6	0.200
7	0.240	0.2700
8	0.300
9	0.270	0.2600	0.2450
10	0.240
11	0.250	0.2300
12	0.210

类似地，应用平均系数M=4时，对第一组四个样本进行平均，然后对下一组四个样本(样本5至样本8)进行平均。简化的正常平均公式为：

其中：

x)为M个样本的平均值。

M为参与平均的样本数。

Si为第n个采样值。

在AD7380SARADC系列中，正常平均过采样是在芯片内实现，最多可以收集32个平均样本。只要使能此技术，AD7380就会自动采集M个转换样本，然后输出平均转换结果。转换结果是否可获得取决于所采集的M个样本，后者由AD7380系列的CONFIGURATION1寄存器中OSR位的过采样率设置。当M个样本转换完成时，可读取结果。

图2显示了AD7380如何执行该算法。此示例假定M=8，即过采样率(OSR)为8，因此要收集八个样本并进行平均。当内部启动转换时，AD7380执行一系列转换和采集过程，直到完成所需的样本数(M)。然后，对捕获的数据执行平均处理。此过程会引入一定的处理延迟，如图2所示。平均结果在T1处获得，并通过SDOx引脚输出。此刻，新的平均操作开始，导致发生新的转换突发事件，以再采集M个样本。图2显示，应用此技术会降低采样系统的有效ODR。ODR降幅与样本数(M)或OSR增幅成反比。对于要求更优性能但可接受较慢ODR的应用，建议使用正常平均过采样方法。

图2.正常平均过采样操作

滚动平均过采样

滚动平均过采样技术使用缓冲区来存储样本以执行平均过程。滚动平均算法选择缓冲区中存储的最新M个样本，然后将所得之和除以M。在数字设计中，缓冲区需要额外的空间来创建额外的存储区。在滚动平均过采样技术中，小型ADC的缓冲存储容量有限，采用先进先出(FIFO)算法。当缓冲区已满且有新的样本可用时，缓冲区中最早的数据会被丢弃，如图3所示。使用前面的示例采样数据，前八个采样结果填充FIFO缓冲区(S1至S8)。当出现新的样本数据(S9)时，S1从缓冲区中移出，S9插入缓冲区中。此过程随着新样本存储在缓冲区中而重复执行。

如前所述，滚动平均过采样技术将最新的M个样本相加，并将总和除以M来计算平均值。在图3所示的例子中，M=4，该算法将FIFO缓冲区中的四个样本B1至B4(这是最新的四个样本)相加，然后除以4。在下一次平均期间，相同的FIFO缓冲位置参与平均，但这些缓冲区中的内容会改变。在M=8的情况下，FIFO缓冲区中的所有样本都包含在求和运算中，然后除以8。

要使能AD7380系列中的滚动平均过采样，须将OS_MODE位设置为逻辑1，并且CONFIGURATION1寄存器的OSR位须为一个有效的非零值，以在FIFO缓冲区中存储最多8个样本。转换发生后，FIFO缓冲区将立即更新。使能滚动平均过采样后，其算法会从FIFO缓冲区中收集最新的M个样本，再除以M，其中M为OSR。然后，平均结果通过AD7380的SDOx引脚输出。

图4显示，只要缓冲区中有所需数量的样本(此例中M=8)，随后的转换周期就会提供过采样结果。因此，输出数据速率(ODR)会更快，哪怕M(样本数)增加。滚动平均过采样技术在需要高ODR和高性能的应用中很有用。这项技术可实现的性能提升受可用缓冲存储空间的限制。简化的滚动平均公式为：

其中：

x)为M个样本的平均值。

M为参与平均的样本数。

Bi为特定缓冲位置的样本。

图3.滚动平均过采样缓冲区示例
、

图4.滚动平均过采样操作

过采样的优势

改善噪声

利用过采样，ADC可以实现更高的动态范围。过采样的工作原理是假设噪声源不相关且均值为零，这是因为样本将白噪声视为频谱中均匀分布的噪声，或者将以相邻代码为中心的高斯噪声分布视为可通过平均来降低的信号。

图5是使用AD7380所生成的快速傅立叶变换(FFT)曲线示例，分两种情况：无过采样和应用滚动平均过采样，OSR=8。

图5.利用AD7380改善噪声

可以看到，本底噪声有显著改善，这与SNR的增加是一致的(参见图6)。在此例中，在使能正常平均过采样和滚动平均过采样的情况下，SNR分别提高到96dB和95dB。

图与过采样率的关系

要评估应用过采样技术所获得的SNR改善情况，请使用以下公式：

其中：

N为ADC分辨率。

fs为采样频率。

BW为目标带宽。

10log(fS/(2×BW))为过程增益。

fS/(2×BW)为采样比或奈奎斯特比率。

请注意，其中包括了处理增益，以考虑在2×BW之外采样的额外过采样过程。在下式中，将采样频率提高k倍(其中k是参与平均的样本数或过采样率)，会导致SNR提高。

过采样=k×(fS/(2×BW))

理想情况下，k的值加倍会使SNR提高3dB。

表3和表4详细说明了在不同的过采样率下，典型的正常和滚动平均过采样对SNR的影响。随着过采样率的增加，SNR也会提高。

表正常平均过采样的典型SNR性能

过采样率	SNR(dB)		输出数据速率(kSPS)
	基准电压(VREF)=V	VREF=3.3V
禁用 2× 4× 8× 16× 32×	90.8 92.6 94.3 95.8 96.3 96.5	9 94 95.4 96.3 96.8 97	4000 1500 750 375 187.5 93.75

表滚动平均过采样的典型SNR性能

过采样率	SNR(dB)	输出数据速率(kSPS)
禁用 2× 4× 8×	90.3 91.7 93.37 94.66	4000 4000 4000 4000

两种平均技术在AD7380系列产品中均可使用。每种技术有其适合的一系列应用。不过，每种技术有其自己的特点，具体应用必须考虑这些特点。正常平均过采样技术有如下特点：

• 性能更优，因为此技术对额外数据进行采样以求平均。
• ODR较慢，因为样本数或OSR增加，使得应用可以使用较低的SCLK频率，从而降低总成本。
• 信号带宽明显小于转换速率(参见图7)。请注意，带宽限制类似于一个有效低通滤波器。

图与输入频率的关系，过采样频率响应

滚动平均过采样技术有如下特点：

• 采样速率可以变化，由应用通过CS)引脚进行控制。
• 最高4MSPS的快速采样速率。
• 由于缓冲区限制，参与平均的样本数以8为限。
• 信号带宽更宽(参见图7)。

分辨率更高(N)

如前所述，两种过采样技术均能显著改善性能。使用以下公式，SNR受限于ADC的N分辨率。

使用下式计算N：

给定理想16位ADC，计算SNR，可获得的最大SNR为98dB。

SNR的最大改善幅度受ADC位数的限制，如图6所示，当过采样率大于8时，SNR性能几乎没有提高。要获得过采样的好处，必须提高N分辨率，这就是AD7380分辨率提升特性的重要意义。

提升分辨率

即使有限制，AD7380系列也可以通过过采样有效提高分辨率，从而扩展可实现的SNR。要使能片内提升分辨率特性，须写入CONFIGRATION1寄存器的RES位(位2)。

要了解过采样如何提高SNR，请使用前面的公式计算17位ADC的SNR。结果是SNR为。

将此值代入SNR公式可得出将分辨率提高1位所需的过采样系数k。

为了将分辨率提高1位，ADC过采样率必须至少为4。下式为提高分辨率所需的过采样系数计算公式：

过采样=4x×(fS/(2×BW))

其中x为额外分辨率。表5总结了不同过采样率下的分辨率提高情况。

表5.不同过采样率下的分辨率提高情况

过采样率	位数增加
2×	0.5
4×	1
8×	1.5
16×	2
32×

图8显示了使能分辨率提升特性时AD7380的SNR性能。实现的SNR性能超过100dB。额外的2位分辨率提升改善了量化噪声，导致SNR提高。分辨率提升是一种提高系统动态范围而无需增加2位分辨率的成本的方法。此特性的缺点在于，串行端口接口(SPI)SCLK需要提供额外的2个时钟周期来输出平均转换结果。

图8.使能AD7380分辨率提升特性后SNR与过采样率的关系

应用示例

电机控制应用利用光学编码器来准确测量位置。例如，编码器的正弦和余弦输出进行插值，并且必须同时捕获。对于此类应用，建议使用同步采样SARADC，例如高吞吐速率AD7380。角位置θ由捕获的正弦和余弦信号的反正切值获得。当这些信号是理想信号时，结果是准确的。在实际应用中，这些信号会受到噪声的影响，导致读数错误。这些偏差会导致编码器的角位置出现误差。

需要高编码器精度的一个例子是当电机以较低速度运行时，即电机开始减速，然后到达目标位置的情况。使用AD7380的片内过采样技术可对正弦和余弦信号进行数字滤波，从而实现高动态范围。增强的正弦和余弦转换导致角位置精度更高，这在很多应用中是必需的，例如将微型元器件安装到印刷电路板(PCB)的取放机器，或工业机械中用于运输和移动载荷到特定位置的机械臂。

结论

过采样是一种数据处理技术，可使ADC提供准确转换结果。SARADC过去在通过微控制器、DSP或FPGA进行的后处理中使用了这种技术。ADI公司的高速SARADC系列，例如AD7380，已将此功能集成到两种片内过采样技术中，即正常平均和滚动平均。通过SDOx引脚可以直接而快速地获得平均转换结果，成效显著，并立即体现在ADC参数中，例如SNR和全动态范围。

正常平均过采样技术适合于要求更高性能且能接受较低时钟速度和输出数据速率的应用。滚动平均过采样技术适合于需要速度和性能的应用。

增加分辨率可进一步提高过采样性能。请注意，结合所讨论的两种过采样技术，利用AD7380系列的分辨率提升特性可以直接添加额外的2位分辨率。AD7380系列是高速SARADC，可减轻微控制器上SPI的负担，使其可进行额外的数据处理。AD7380系列器件高度可靠，可提高ADC转换精度。