Linux学习：makefile介绍

一、为什么使用 makefile?

makefile 带来的好处就是“自动化编译”，一旦写好，只需要一个 make 命令，整个工程完全自动编译，极大的提高了软件开发的效率。
同时，makefile 文件中可以定义一系列的规则来指定，哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至于进行更复杂的功能操作，因为 makefile 就像一个 Shell 脚本一样，其中也可以执行操作系统的命令。

二、makefile 的命名规则

（1）规则：

目标...: 依赖... // 注意：一个 makefile 中可以有多个规则
（tab）命令 // 注意：tab 缩进不能是 4 个空格.....

（2）三要素：
目标：要生成的目标文件。
依赖：目标文件由哪些文件生成。
命令：如何通过执行该命令使依赖文件生成目标文件。

三、makefile 的设计思路

（1）需求：
1）含有头文件、加减乘除的实现文件、测试 main 文件。
（include 目录包含 head.h 、add.c div.c mul.c sub.c 、main.c）。
2）将这 3 类文件制作成 makefile 文件，实现自动编译，生成 app 可执行文件。

1、第一版本：最简单

app: add.c div.c mul.c sub.c main.cgcc add.c div.c mul.c sub.c main.c -o app -I include

（1）说明：
目标：app 文件
依赖：用于生成目标（add.c div.c mul.c sub.c main.c）
命令：gcc 编译（-o 指定名称 app 因为有头文件，所以要有 –I）
（2）缺陷：
改变一个依赖文件（例：只 touch add.c 甚至不改变其内容），所有依赖文件都要重新更新编译

2、第二版本：依赖于.o 文件

app: main.o add.o div.o mul.o sub.ogcc main.o add.o div.o mul.o sub.o -o app

（1）相较于第一个版本，依赖于.o 文件。
（2）命令依然是 gcc，区别是由.o 生成 app。
（3）第一个目标（app）称为终极目标。因为终极目标依赖于.o 文件，所以需要依赖于“.c 文件”生成“.o 目标”，因此，有以下内容：

main.o: main.c
gcc -c main.c -I include
add.o: add.c
gcc -c add.c -I include
div.o: div.c
gcc -c div.c -I include
mul.o: mul.c
gcc -c mul.c -I include
sub.o: sub.c
gcc -c sub.c -I include

（4）相较于第一版的好处是改变一个依赖文件，只有改变的依赖文件和终极目标需要重新生成，其他不动。
（5）缺陷：
相似代码体太多
（6）铺垫知识：
1）makefile 中的变量：
makefile 中的变量有点类似于 C 语言中的宏定义，使用该变量相当于内容替换，使用变量可以使 makefile 易于维护，修改起来变得简单。
2）变量的分类：普通变量、自动变量
普通变量（严格区分大小写），定义 key = val 引用 val $(key)。举例 foo = a.o b.o c.o $(foo) 就相当于 a.o b.o c.o
自动变量：特别注意：自动变量只能在规则的命令中使用.
$@ 表示规则中的目标
$< 表示规则中的第一个依赖条件
$^ 表示规则中的所有的依赖条件

3、第三版本： “模式规则”（利用 makefile 变量和占位符% 实现）

app: main.o add.o div.o mul.o sub.o
gcc $^ -o $@ // $^ 指所有的.o文件 //$@ 指app ，编译所有的.o文件生成目标，并指定为app
%.o:%.c // % 是占位符
gcc -c $< -o $@ -I include // $< 第一个的.c 文件 ，编译一个.c 文件（$<）生成.o 文件（$@）

（1）缺陷：
终极目标 app 的依赖是完全定死的，扔到另一个项目中就不能用了，可移植性差。
（2）铺垫知识：makefile 函数（所有的函数都有返回值，我们基本都是需要它的返回值）
1）wildcard ：查找指定目录下的指定类型的文件

src = $(wildcard ./*.c) //找到当前目录下所有后缀为.c 的文件，引用返回值给 src

2）patsubst ：匹配替换

obj = $(patsubst %.c , %.o , $(src) ) //把 src 变量里所有后缀为.c 的文件替换成.o ,$(src) == *.c

4、第四版本：利用 makefile 函数

// makefile 函数
src = $(wildcard *.c) // 当前目录下，所有 .c 文件
obj = $(patsubst %.c , %.o , $(src) ) // 当前目录下，所有 以.c 文件生成的.o 文件

// makefile 普通变量
target = app // 如果主体多次使用 app，想修改终极目标，只需要在这里改一次就行了
cc = gcc

// makefile 自动变量（模式规则）
$( target): $(obj)
$(cc) $^ -o $@
%.o:%.c
$(cc) -c $< -o $@ -I include

（1）缺陷：每次重新编译都需要手工清理中间.o 文件和最终目标文件
（2）铺垫知识： clean / make clean
用途：清除编译生成的中间.o 文件和最终目标文件
1）出现的问题：make clean 如果当前目录下有同名 clean 文件，则不执行用于清除的 clean 命令，这时解决方法为：.PHONY:clean（伪目标声明）。
效果：声明伪目标之后， makefile 将不会检查该目标是否存在或者该目标是否需要更新。
2） clean 命令中的特殊符号：
– 此条命令出错，make 也会继续执行后续的命令。如：-rm main.o。
rm –f ：强制执行，主要解决：如果要删除的文件不存在使用 –f 不会报错。
3）@不显示命令本身，只显示结果。如：@echo clean done
（3）其他：
1）make 默认执行终极目标，可通过“make 目标名”指定要执行的目标，例如 make clean。
2）make –f：例如，有 makefile、makefile1，使用 make 命令，默认执行 makefile，若想指定运行makefile1，则 make –f makefile1

5、第五版本：最终版本

// makefile 函数
src = $(wildcard *.c)
obj = $(patsubst %.c , %.o , $(src) )

// makefile 普通变量
target = app
cc = gcc

// makefile 自动变量（模式规则）
$( target): $(obj)$(cc) $^ -o $@
%.o:%.c $(cc) $< -c -I include -o $@

// 清理工作
.PHONY: clean //添加伪目标，防止歧义 // 注意以 “." 开头
clean:rm -f $(target) rm -f $(obj)

四、 makefile 的工作原理

1、目标的生成

若想生成目标，首先检查规则中的所有的依赖文件是否都存在：
如果有的依赖文件不存在，则向下搜索规则，看是否有生成该依赖文件的规则：
（1）如果有规则用来生成该依赖文件，则执行规则中的命令生成依赖文件，再生成终极目标。
（2）如果没有规则用来生成该依赖文件，则报错
例如：
第一版本：依赖文件.c 都存在，直接生成目标。
第二版本：依赖文件.o 不存在，向下搜索。
有生成该依赖文件的规则（依赖.c 生成目标.o）则也可以生成目标。

2、目标的更新：

如果所有依赖都存在，想要检查规则中的目标是否需要更新，必须先检查它的所有依赖，依赖中有任何一个被更新，则有关目标必须更新。
（1）说明：
第一版本中，一个依赖被更新，所有依赖都更新，然后更新终极目标。
第二版本中，一个依赖被更新，只有该依赖对应的目标更新，然后再更新终极目标。
（2）是否更新的判断方法：看“依赖的最后访问时间”是否晚于“目标的最后访问时间”。
依赖的最后访问时间 < 目标的最后生成时间早于不更新。
依赖的最后访问时间 > 目标的最后生成时间晚于更新。