cadence SPB17.4 - allegro - 出装配图
cadence SPB17.4 - allegro - 出装配图
笔记
调整丝印
自动调整丝印
allegro有自动调整丝印的功能,不过不好用。
自动调整丝印后,想回撤很难。调整的效果乱七八糟,副作用很大,不想用。
一个板子花的时间很多,调整丝印用的时间只是很少一部分。还是手工调整靠谱,可控性强。
手工调整丝印时,使用Find面板和option面板配合,选择,移动,旋转,change, 就可以将丝印(字体大小,方向,位置)调整合适。
位号丝印所在的层
位号丝印所在的Class = Ref Des
位号丝印所在的 SubClass = Silkscreen_Top 或 Silkscreen_Bottom
添加光绘文件中装配层的顶层和底层
光绘设置框的一般参数页勾上RS274, 其他默认。
光绘设置框的菲林(底片 film)控制页的参数
删除不要的菲林层内容
删除后的效果
添加新菲林层
SPB17.4有个bug, 无法将所有的菲林层删光,最少剩一个。
在现存的菲林层上右击,选add 或 add手动。
这2个add的区别是:
add自动添加了所有光绘元素,自己将多余的元素删掉。
add手动在建立时,指定名称,元素是空的,然后需要自己手工来添加元素。
我选add手动。
点击OK后,弹出光绘元素选择框。
单击勾选板框。
向下滚动,单击勾选元件顶层丝印。
向下滚动,单击勾选元件顶层引脚。
向下滚动,单击勾选元件顶层位号。
因为顶层装配图需要的元素(板框, 顶层元件丝印,顶层元件管脚,顶层元件位号)都勾选完了,现在点击OK键,结束选择光绘元素。这时,新建立的装配图顶层菲林就设置好了。
同理,建立底层装配图,选择好菲林元素(板框,底层元件丝印,底层元件管脚,底层元件位号),点击OK.
点击光绘框的OK按钮,回主界面。
打印装配图
出装配图,是用导出PDF功能实现的。导出时,指定我们建立的顶层装配层和底层装配层。
设置打印页信息
切到页设置页
选A4纸,横向,适应页面
其他参数用默认的。
属性参数页不用设置
PDF导出页面的设置
勾选我们建立的顶层装配图和底层装配图。
不勾选导出选项的第一条
勾选黑白打印(如果彩色打印的话,根据配色的不同,有些元素看不清,e.g. 黄色)
因为顶层装配图是反的,所以要镜像一下,点击底层装配图,点击Film Creation
设置底层菲林的镜像显示
勾选底层装配图,分配图号为2, 勾选菲林镜像显示
勾选顶层装配图,分配图号为1,点击确定,回上一页。
导出装配图
重新勾选顶层装配图和底层装配图,点击导出。
导出后的效果
缩略图
可以看出先打印的顶层(PDF图号为1),后打印的底层(PDF图号为2)
且是黑白打印
装配图局部放大效果
可以看到需要的元素(元件丝印,元件管脚,元件位号)都打印出来了
END
cadence SPB17.4 - allegro - 出装配图相关推荐
- cadence SPB17.4 - allegro - 出Gerber文件
cadence SPB17.4 - allegro - 出Gerber文件 文章目录 cadence SPB17.4 - allegro - 出Gerber文件 前置操作 前言 gerber文件 - ...
- cadence SPB17.4 - allegro - 做logo封装
cadence SPB17.4 - allegro - 做logo封装 前言 板子铺好地铜了, 准备在顶层丝印层放个logo. 因为allegro是不支持中文的, 查资料, 都是导入dxf或者plt文 ...
- cadence SPB17.4 - allegro - Artwork will be rounded down
cadence SPB17.4 - allegro - Artwork will be rounded down 前言 出装配图时,弹出如下警告对话框 具体提示信息如下: -------------- ...
- cadence SPB17.4 - allegro - 尺寸标注
cadence SPB17.4 - allegro - 尺寸标注 前言 自己手欠,动了参数,导致标注时,效果看着和默认的不同. 看着好难受, 研究一下. 官方本地文档位置 D:/cadence/spb ...
- cadence SPB17.4 - allegro - 手工放置过孔
cadence SPB17.4 - allegro - 手工放置过孔 文章目录 cadence SPB17.4 - allegro - 手工放置过孔 概述 实验 手工放置一个过孔 给过孔分配网络 拷贝 ...
- cadence SPB17.4 - allegro - CAM350_V10.7CN 引入槽孔(.rou)文件报错问题的优雅解决思路
cadence SPB17.4 - allegro - CAM350_V10.7CN 引入槽孔(.rou)文件报错问题的优雅解决思路 文章目录 cadence SPB17.4 - allegro - ...
- cadence SPB17.4 - allegro - create and switch Visibility view
cadence SPB17.4 - allegro - create and switch Visibility view 文章目录 cadence SPB17.4 - allegro - creat ...
- cadence SPB17.4 - allegro - Allegro2Altium.bat 初探
文章目录 cadence SPB17.4 - allegro - Allegro2Altium.bat 初探 概述 笔记 查找Allegro2Altium.bat的位置 查找命令文件 AllegroE ...
- cadence SPB17.4 - allegro 元件一次性旋转任意角度
cadence SPB17.4 - allegro 元件一次性旋转任意角度 前言 初步连通电气连线后,进行DRC. 发现有些报错是因为元件角度不是90度的. e.g. 89.223这样的角度. 导致9 ...
最新文章
- DataList在无数据记录时显示类似GridView空模板(EmptyDataTemplate)
- python3 统计文件夹下文件(含文件夹)的个数
- Python xml ElementTree 缩进(autoindent) 换行
- 44 ansible ad-hoc模式
- “网站漏洞”成电信诈骗帮凶 专家呼吁进行“立体防护”
- linux 系统arp检测工具,linux网络常用诊断工具
- 基于 HTML5 WebGL 的 3D 服务器与客户端的通信
- ASP.NET伪静态 UrlRewrite(Url重写) 实现和配置
- 一个注解搞定 Spring Boot 日志!还有谁不会?
- Javascript的函数直接量定义
- 超参数调整——网格搜索
- 计算机一级exc除法函数,excel除法函数 excel除法如何表示
- python求15 17 23 65 97的因数_pythonlearning
- 数字记忆好方法:数字编码
- 老婆问我什么是同步、异步、阻塞、非阻塞!
- 【Cf #502 H】The Films(莫队)
- 【Java并发编程(一)】并发设计原理
- 数字电路硬件设计系列(八)之LED电路设计
- [易飞]易飞ERP系统权限管理之信息控制的运用【转载】
- iOS app集成使用 Facebook 深度链接