同步时钟与异步时钟介绍
目录
- 1. 同步时钟
- 1.1. 同源同频
- 同相位
- 不同相位
- 1.2. 同源 整数倍分频
- 2. 异步时钟
- 2.1. 不同源
- 2.2. 同源 非整数倍分频
- 2.3. 同源 整数倍分频 不满足时序要求
1. 同步时钟
时钟同源可称为同步时钟,不过时钟频率相同、相位差固定,以及时钟频率比为整数倍的时钟也可称为同步时钟,其重点在于对于每个发起时钟沿,其捕获时钟沿 都是确定且合理的
● 同源时钟:时钟产生的源头相同,例如PLL,相位不需要相同,只要求相位固定。
1.1. 同源同频
说明两个时钟的相位差是常数
同相位
不解释
不同相位
我们从公式去分析,STA中只有建立时间检查与时钟有关,而对于同频不同相位的时钟而言,公式变成
TsetupUFF1<T△phase+Tclk2UFF1−(Tclk2UFF0+TCK2QUFF0+TUFF02UFF1)(a)T^{UFF1}_{setup}<T_{△phase}+T_{clk2UFF1}-(T_{clk2UFF0}+T^{UFF0}_{CK2Q}+T_{UFF02UFF1}) \tag{a}TsetupUFF1<T△phase+Tclk2UFF1−(Tclk2UFF0+TCK2QUFF0+TUFF02UFF1)(a)
(a)(a)(a)式中的相位偏差T△phaseT_{△phase}T△phase替换了原来的时钟周期TclkT_{clk}Tclk。
注意一定有T△phase<TclkT_{△phase}<T_{clk}T△phase<Tclk成立,距离发起沿最近的时钟沿才是捕获沿。
在这种情况下,(a)(a)(a)式依旧可以满足,不过有了一些变化
● T△phaseT_{△phase}T△phase不能过小,否则亚稳态
一般来说时钟周期TclkT_{clk}Tclk比建立时间TsetupUFF1T^{UFF1}_{setup}TsetupUFF1还是大很多的,但是这里的相位差T△phaseT_{△phase}T△phase可就不一定了,谁知道大多少呢?
● 组合逻辑 TUFF02UFF1T_{UFF02UFF1}TUFF02UFF1要求更严格了, 即能取到的最大值更小了
相比于同源同频同相,同源同频不同相的(a)(a)(a)式右侧被减数变小了,又因为是同源Tclk2UFF1−Tclk2UFF0−TCK2QUFF0T_{clk2UFF1}-T_{clk2UFF0}-T^{UFF0}_{CK2Q}Tclk2UFF1−Tclk2UFF0−TCK2QUFF0没变化,所以要想继续满足该不等关系,减数能取到的最大值变小了。
注意,此处说的是产生时钟的这个时钟源是同频固定相位差的,不是时钟偏斜导致沿到达各触发器CK端的时间存在相位差
1.2. 同源 整数倍分频
2. 异步时钟
2.1. 不同源
2.2. 同源 非整数倍分频
2.3. 同源 整数倍分频 不满足时序要求
同步时钟与异步时钟介绍相关推荐
- 向量时钟同步算法_Clifford论文系列多异步时钟设计的综合及脚本技术(1)
最近写资料的空闲时间,想着看看clifford E. Cummings的经典论文,虽然年代较远,但是每一篇都值得好好研究.本系列不定期更新,计划看完以下论文. 本文英文链接http://www.dee ...
- (10)Vivado 异步时钟约束
(10)Vivado 异步时钟约束 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)Vivado 异步时钟约束 5)技术交流 6)参考资料 2 时序约束引言 1)什么是 ...
- 异步时钟处理之结绳法1
异步时钟域处理之结绳法1 异步时钟域 结绳法 结绳法时序图 verilog code 仿真结果 testbench 异步时钟域 在实际的设计中经常碰到跨时钟域的信号,异步时钟分为两种情况 1两个不同频 ...
- FPGA异步时钟设计中的同步策略
1 引言 基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统.但是实际的工程中,纯粹单时钟系统设计的情况很少,特别是设计模块与外围芯片的通信中,跨时钟域的情况经常不可避免. ...
- FPGA跨时钟域异步时钟设计的几种同步策略
1 引言 基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统.但是实际的工程中,纯粹单时钟系统设计的情况很少,特别是设计模块与外围芯片的通信中,跨时钟域的情况经常不可避免.如果对 ...
- Python的异步编程介绍(MD)
概要 Git:Python的异步编程介绍(MD). 博客 博客地址:IT老兵驿站 前言 这里翻译和学习一篇介绍Python的异步编程的文章,在网上找了半天,感觉这篇写的很好,把几种实现方案都举了例子, ...
- 第八章 对立统一——异步时钟同步化
一.什么是对立统一 什么是CEO,就是首席执行官,是在一个企业中负责日常经营管理的最高级管理人员,又称作行政总裁,或最高执行长或大班. 那么,在FPGA系统,需不需要一个最高级别的执行官,来管理所有进 ...
- 相位同步、频率同步、同相位时钟、同源时钟、同时钟域时钟和异步时钟区别。
相位同步.频率同步.同相位时钟.同源时钟.同时钟域时钟和异步时钟区别. 相位同步.频率同步 相位同步 频率同步 时间同步和频率同步区别: 参考链接 同相位时钟.同源时钟.同时钟域时钟和异步时钟 同相位 ...
- 北斗卫星同步时钟在分布式系统时钟同步的重要性
北斗卫星同步时钟在分布式系统时钟同步的重要性 因为分布式系统使用分布式算法,所以它的同步机制比集中式系统更为复杂.在集中式系统中能够做到的,在某一位置上能集收到系统的所有信息,然后由某些进程检测这些信 ...
- 异步时钟处理之结绳法2
CDC异步时钟处理之结绳法2 结绳法2 不需要握手信号的结绳法电路结构如下 no ACK verilog code 仿真结果 升级版结绳法结构 RTL级电路(schematic) ACK verilo ...
最新文章
- python stm32-STM32 上面跑Python
- jquery获取手机验证码按钮计时插件getVerifyCode.js
- 201671030130+词频统计软件项目报告
- BEGINNING SHAREPOINT#174; 2013 DEVELOPMENT 第9章节--client对象模型和REST APIs概览 client对象模型API范围...
- 爸爸拉合弦飞鸽传书源代码
- (47)System Verilog数组排序
- leetcode python3 简单题101. Symmetric Tree
- 北京市延庆县门户网站改版及电子政务网站群建设项目落定西部动力
- 如何用jsp和mysql实现简单的登陆功能
- win10快捷键及浏览器快捷键
- 滴滴顺风车即将重新上线,试运营方案涉嫌歧视女性乘客
- 概率统计:离散分布和连续分布
- 使用DGL实现基于闲鱼图进行边分类算法
- 使用 @mention 功能构建 React 评论表单
- beyond compare linux文件夹,Beyond Compare比较文件夹的方法
- Java学习案例:字符串中的数据排序
- 读书笔记第三集--转换输入日期的格式
- Spring官方文档阅读(二)之Bean的简单理解与使用
- 魔戒(SDUT 3929)
- Hadoop之——HDFS命令
热门文章
- 《MLB棒球创造营》:走近棒球运动·洛杉矶天使队
- centos host在哪 local_centos怎么查看hostid
- 二维码应用——门禁系统
- 第三章:用python实现常用的用户分层模型(RFM模型)
- 我的第一篇博客——鸡汤博
- sierpinski三角形的维数_神奇的分形艺术(二):Sierpinski三角形
- Visual Studio 2022安装时Visual Studio Installer稍等片刻...正在提取文件 进度条不动 0B每秒-已解决
- 【面经】Thoughtworks软开实习
- PV、UV、UIP、VV、CPC、CPM、RPM、CTR是什么意思?
- 实现px和vw的转换