相位同步、频率同步、同相位时钟、同源时钟、同时钟域时钟和异步时钟区别。

2024-06-05 12:05:54

相位同步、频率同步、同相位时钟、同源时钟、同时钟域时钟和异步时钟区别。

相位同步、频率同步
- 相位同步
- 频率同步
- 时间同步和频率同步区别：
- 参考链接
同相位时钟、同源时钟、同时钟域时钟和异步时钟
- 同相位时钟
- 同源时钟
- 同时钟域时钟
- 异步时钟
- 参考链接

本文属于总结性质文章，有借鉴他人文章。

相位同步、频率同步

相位同步

相位时间（Phase Time）指时钟信号与理想信号在对应的有效瞬间（一般指上升沿或者下降沿）的延迟时间，简称为“相位”。相位即时延。
相位同步又称为时间同步（时间延迟同步），指时钟信号的有效沿（上升沿或者下降沿）同步。

如图所示，信号A和B是相位同步，信号C、D和A不是相位同步。

频率同步

频率同步指两个信号的变化频率相同或者保持固定的比例。信号的相位可以不一致，频率也可以不一致。如图所示，信号A、B和C是频率同步。

时间同步和频率同步区别：

如图所示的Watch A与Watch B，如果二者每时每刻的时间都保持一致，这种状态叫时间同步（Phasesynchronization）。如果二者的时间不一样，但保持一个恒定的差值（如，6小时），那么这种状态称为频率同步(Frequency synchronization)。

参考链接

http://blog.sina.com.cn/s/blog_5465ea2e0102xghg.html

同相位时钟、同源时钟、同时钟域时钟和异步时钟

同相位时钟

同相位时钟：即相位相同，也就是说时钟的有效沿必须同步。（有效沿为上升沿或者下降沿）。
以上升沿为有效沿，则clk0为慢时钟，clk1为快时钟，clk0的时钟沿始终与clk1的时钟沿对齐，两个时钟相位相同。

同源时钟

同源时钟，通常由一个PLL或者DLL产生，相位不需要相同，只要求相位固定。
同源时钟即时钟产生的源头相同，同源时钟在传输过程中通过的组合逻辑电路如果不相同，则两个同源时钟的有效沿的延迟也就不同，但是却是固定的，也就是相位是固定的。

同时钟域时钟

同时钟域的时钟既是同源时钟，还要求相位相同并且频率相同，通常是同一个PLL产生的频率相同相位相同的时钟，PLL能够保证两个时钟在不同的情况下（如温度不同）的偏差在精度范围内。从波形上看，同时钟域两个时钟频率一样，跳变沿完全对称。但是从波形上看两个时钟频率一样，跳变沿完全对称的不一定是同时钟域时钟，如两个PLL输出的看似相同的时钟不是同一个时钟域的，例如在不同的温度下，就不能保证两个时钟的偏差。

异步时钟

无法判定两个时钟间相位时，则可以称这两个时钟为异步时钟(asynchronous clocks)。

参考链接

https://blog.csdn.net/weixin_42602247/article/details/105250854?utm_medium=distribute.pc_relevant.none-task-blog-title-2&spm=1001.2101.3001.4242

相位同步、频率同步、同相位时钟、同源时钟、同时钟域时钟和异步时钟区别。相关推荐

数字IC设计——跨时钟域篇1（时钟域）
数字IC设计--跨时钟域篇1 一.时钟域概要 1. CDC介绍 CDC(clock domain crossing)检查(跨时钟域的检查)是对电路设计中同步电路设计的检查.非同步时钟没有固定的相位关系 ...
FPGA异步时钟设计中的同步策略
1 引言基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统.但是实际的工程中,纯粹单时钟系统设计的情况很少,特别是设计模块与外围芯片的通信中,跨时钟域的情况经常不可避免. ...
FPGA跨时钟域异步时钟设计的几种同步策略
1 引言基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统.但是实际的工程中,纯粹单时钟系统设计的情况很少,特别是设计模块与外围芯片的通信中,跨时钟域的情况经常不可避免.如果对 ...
超高精度时间频率同步及其应用
超高精度时间频率同步及其应用超高精度时间频率同步及其应用 1.引言时间,这是最早被人类意识到的同时也是最神秘的一个基本物理量.从古时代人们的日出而作,日落而息,到地心说和日心说,再到相对论和宇宙大 ...
异步时钟引起的亚稳态问题和跨时钟域电路设计
本文总结由数字电路设计的异步时钟引起的亚稳态问题,并针对亚稳态问题提出的处理方法和跨时钟域电路设计方法.重点是分析由异步时钟引起的跨时钟域CDC问题,后续将会总结由复位引起的电路亚稳态问题. 一.亚稳 ...
向量时钟同步算法_Clifford论文系列多异步时钟设计的综合及脚本技术（1）
最近写资料的空闲时间,想着看看clifford E. Cummings的经典论文,虽然年代较远,但是每一篇都值得好好研究.本系列不定期更新,计划看完以下论文. 本文英文链接http://www.dee ...
【嵌入式开发】时钟初始化 ( 时钟相关概念 | 嵌入式时钟体系 | Lock Time | 分频参数设置 | CPU 异步模式设置 | APLL MPLL 时钟频率设置 )
文章目录一. 时钟相关概念解析 1. 相关概念术语 ( 1 ) 时钟脉冲信号 ( 概念 : 电压幅度时间间隔形成脉冲 | 作用 : 时序逻辑基础间隔固定根据脉冲数量可计算出时间 ) ( 2 ...
异步时钟处理之结绳法1
异步时钟域处理之结绳法1 异步时钟域结绳法结绳法时序图 verilog code 仿真结果 testbench 异步时钟域在实际的设计中经常碰到跨时钟域的信号,异步时钟分为两种情况 1两个不同频 ...
msk 频偏_一种MSK-Type信号的频率同步改进算法
第 49 卷第 11 期 2 0 1 7 年 11 月哈尔滨工业大学学报 JOURNAL OF HARBIN INSTITUTE OF TECHNOLOGY Vol. 49 No. ...

最新文章

热门文章