UVM中的sequencer

一、 p_sequencer 与m_sequencer 的关系

m_sequencer是在UVM 原码中定义的，
p_sequencer 需要我们在代码中进行宏定义才能使用，通过如下定义后，可以直接引用p_sequencer变量。

class er_gtx_ast_seq  extends er_ast_transfer_seq;`uvm_object_param_utils(er_gtx_ast_seq)`uvm_declare_p_sequencer(er_ast_sequencer)function new(string name="er_gtx_ast_seq");super.new(name);job_desc_port = new($sformatf("%s.%s", "job_desc_port", get_inst_id()), p_sequencer);endfunction

下图描述了uvm 原码中 sequence 和 sequencer的各种集成关系，m_sequencer 是在uvm_sequence_item中例化的 uvm_sequencer_base类型的变量，p_sequencer是在用户定义的seq中定义的er_ast_sequencer类型的变量，他们的句柄类型不同，所以一些定义在er_ast_sequencer（sqr2,sqr3,sqr4）中的变量如ast_cfg，可以通过p_sequencer.ast_cfg 引用，如果通过m_sequencer.ast_cfg引用会报错找不到。
***p_sequencer与m_sequencer从本质上来说是指向同一个sequencer的实例（来自uvm 实战，怎样指向同一个实例，可以看源码，留作业）。

二、sequence的启动方法

1、seq.start(sqr) uvm_sequence_base中的start(), 需要传进去一个参数，指定特定的sequencer。

2、给指定的sequencer set default_sequence，UVM tree 启动执行到该seqr 的run_phase时，会调用start_default_sequence, 最终还是会调用该sequence的start()。

3、通过uvm_do 一系列的宏来执行，最底层的宏定义是uvm_do_on_pri_with。

 do：***支持seq 或者是transaction***，当uvm_do(seq）时也是调用seq.start 函数)。on：指定sequencer，没有指定时，默认是parent_sequence的sequencer。pri：是指这个seq在其parent sequence 的多个seq中的优先级。with：可以施加对其transaction 的约束。

`define uvm_do_on_pri_with(SEQ_OR_ITEM, SEQR, PRIORITY, CONSTRAINTS) \begin \uvm_sequence_base __seq; \`uvm_create_on(SEQ_OR_ITEM, SEQR) \if (!$cast(__seq,SEQ_OR_ITEM)) start_item(SEQ_OR_ITEM, PRIORITY);\if ((__seq == null || !__seq.do_not_randomize) && !SEQ_OR_ITEM.randomize() with CONSTRAINTS ) begin \`uvm_warning("RNDFLD", "Randomization failed in uvm_do_with action") \end\if (!$cast(__seq,SEQ_OR_ITEM)) finish_item(SEQ_OR_ITEM, PRIORITY); \else __seq.start(SEQR, this, PRIORITY, 0); \end

三、关于virtual_sequencer 和 virtual sequence

在验证环境中，一般virtual sequencer 和virtual sequence 一起配合使用，他们都不产生和传递transaction，只负责调度其他的sequences 和sequencer，负责他们之间的协同工作。
在介绍virtual sqr的用法前，我们先思考一个问题，为什么要使用virtual sqr，使用它有什么好处？
我们知道，sequence不属于uvm tree的一部分，如果想引用环境中的变量要通过p_sequencer 来引用，
如果约束seq1和seq2的某些变量，需要用到寄存模型的值时。
如下图一，使用virtual_seq和virtual_sqr，只需要在virtual_sequencer中声明一个reg 的句柄就可以，然后在virtual_sequence中通过p_sequencer.reg 进行调用。

如下图二，不使用virtual_seq 和virtual_sqr, 需要在每组agent的sqr 中都定义reg 的句柄，并给其赋值，才能保证相应的sequence可以看到reg。如果有多组agent（对应不同的interface）时,这种操作会很麻烦。

这里的virtual, 并非是真的virtual，即***并没有使用virtual 关键字***，只是加了前缀 virtual_，作为识别。

class virtual_sequencer extends uvm_sequencer;

sequencer 的实例化是在，agent1/agent2中完成的，然后在gtx_tb 中通过$cast，将virtual_sequencer.sqr1 指向gtx_env.agent1.sqr 的实例。
virtual_sequence 的p_sequencer 指向 virtual_sequencer，然后通过seq的几种启动方式，将seq1指到p_sequencer.sqr1, 将seq2指到p_sequencer.sqr2。

class virtual_sequence extends uvm_sequence;rand random_write_read_seq random_write_read_seq;rand write_request_seq write_request_seq;`uvm_object_utils_begin(virtual_sequence)`uvm_field_object(random_write_read_seq, UVM_ALL_ON)`uvm_field_object(write_request_seq, UVM_ALL_ON)`uvm_object_utils_end`uvm_declare_p_sequencer(virtual_sequencer)function new(string name="virtual_sequence");super.new(name);endfunction // newvirtual task body();super.body();//fork`uvm_info(get_type_name(), "Virtual sequence virtual_sequence started", UVM_MEDIUM);repeat(20) begin`uvm_do_on(random_write_read_seq, p_sequencer.sqr1)endrepeat(20) begin#2000ns;`uvm_do_on(write_request_seq, p_sequencer.sqr2)end//join#20000ns;`uvm_info(get_type_name(), "Finished body of virtual_sequence", UVM_MEDIUM);endtask : body endclass // virtual_sequence

四、virtual sequencer 如何例化，更利于环境的复用？

virtual sequencer 不同于普通的sequencer 在agent中例化，那么virtual sequencer 应该在哪一层例化才是最优解呢？

放在base test 里例化和uvm_env 一个层级，更有利于环境的集成和复用。因为这样在环境集成时，更容易将block级的virtual sequencer 剥离出去，降低代码冗余度。

##五、test/sequence/driver 之间的handshaking